数字计数装置设计目的

① 如何设计一个带数字电子钟的定时器控制逻辑电路

一、设计目的
1. 熟悉集成电路的引脚安排。
2. 掌握各芯片的逻辑功能及使用方法。
3. 了解面包板结构及其接线方法。
4. 了解数字钟的组成及工作原理。
5. 熟悉数字钟的设计与制作。

二、设计要求
1．设计指标时间以24小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2．设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；PCB文件生成与打印输出。
3．制作要求 自行装配和调试，并能发现问题和解决问题。
4．编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、设计原理及其框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

图 3-1所示为数字钟的一般构成框图。

图3-1 数字钟的组成框图⑴晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。
⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
⑷译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。

2．数字钟的工作原理1）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00。

图3-2 COMS晶体振荡器2）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（215），即实现该分频功能的计数器相当于15极2进制计数器。常用的2进制计数器有74HC393等。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其内部框图如图3-3所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图3-3 CD4046内部框图3）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。一般采用10进制计数器74HC390来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图 2.3所示。该器件为双2—5－10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。图3-4 74HC390(1/2)内部逻辑框图秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可。CPA（下降没效）与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。
图3-5 10进制——6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用1片74HC390实现12进制计数功能的电路如图3-6所示。另外，图3-6所示电路中，尚余－2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。图3-6 12进制计数器电路4）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。5）校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图3-7所示即为带有基本RS触发器的校时电路，图3-7 带有消抖动电路的校正电路6）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。报时电路选74HC30，选蜂鸣器为电声器件。四、元器件1．实验中所需的器材5V电源。面包板1块。示波器。万用表。镊子1把。剪刀1把。网络线2米/人。共阴八段数码管6个。CD4511集成块6块。CD4060集成块1块。74HC390集成块3块。74HC51集成块1块。74HC00集成块5块。74HC30集成块1块。10MΩ电阻5个。500Ω电阻14个。30p电容2个。32.768k时钟晶体1个。蜂鸣器。2．芯片内部结构图及引脚图
图4-1 7400 四2输入与非门 图4-2 CD4511BCD七段译码/驱动器图4-3 CD4060BD 图4-4 74HC390D图4-5 74HC51D 图4-6 74HC303．面包板内部结构图
面包板右边一列上五组竖的相通，下五组竖的相通，面包板的左边上下分四组，每组中X、Y列（0-15相通，16-40相通，41-55相通，ABCDE相通，FGHIJ相通，E和F之间不相通。
五、个功能块电路图1． 一个CD4511和一个LED数码管连接成一个CD4511驱动电路，数码管可从0---9显示，以次来检查数码管的好坏，见附图5-1。图5-1 4511驱动电路2． 利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00连接成一个十进制计数器，电路在晶振的作用下数码管从0—9显示，见附图5-2。图5-2 74390十进制计数器3． 利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00和一个晶振连接成一个六进制计数器，数码管从0—6显示，见附图5-3。图5-3 74390六进制计数器4． 用一个六进制电路和一个十进制连接成一个六十进制电路，电路可从0—59显示，见附图5-4图5-4 六十进制电路5． 利用两个六十进制的电路合成一个双六十进制电路，两个六十进制之间有进位，见附图5-5。

图5-5 双六十进制电路6． 利用CD4060、电阻及晶振连接成一个分频——晶振电路，见附图5-6。图5-6 分频—晶振电路7． 利用74HC51D和74HC00及电阻连接成一个校时电路，见附图5-7。图5-7 校时电路8． 利用74HC30和蜂鸣器连接成整点报时电路。见附图5-图5-8 整点报时电路9． 利用两个六十进制和一个十二进制连接成一个时、分、秒都会进位的电路总图，见附图5-9。

② 计数器有哪些作用。

1.定时/计数 在计算机系统、工业控制领域、乃至日常生活中，都存在定时、计时和计数问题，尤其是计算机系统中的定时技术特别重要。①定时 ②计数 ③定时与计数的关系2.频率-声音-音乐 从定时、计数问题还可以引出或派生出一些其他的概念和术语。例如，如果把计数和定时联系起来，就会引出频率的概念。如上述，采集数据的次数，再加上时间，就会引出每秒钟采集多少次，即采样频率。由频率可以引出声音，频率高，声音的音调高；频率低，声音的音调低。如果不仅考虑发声频率的高低，还考虑发声所占时间的长短，就会引出音乐的概念。把音调的高低和发声的长短巧妙地结合起来，便产生了美妙动听的音乐。 所以，定时/计数技术与频率、声音以及音乐之间有密切的联系，本章将对8253在发声系统中的应用作详细介绍。3.微机系统中的定时4.定时方法 为获得所需要的定时，要求有准确而稳定的时间基准，产生这种时间基准通常采用两种方法—软件定时和硬件定时。 ↑本章概述 ↓§6.2 可编程定时计数器的工作原理

③ 计数器原理

计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。它主要的指标在于计数器的位数，常见的有3位和4位的。很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。 计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。 计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。它主要的指标在于计数器的位数，常见的有3位和4位的。很显然，3位数的计数器最大计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。

④ 数字钟的设计报告怎么写

题目：多功能数码种的设计

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.

三、原理框图

1．数字钟的构成

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

（a） 数字钟组成框图

2．晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

（b） CMOS 晶体振荡器（仿真电路）

3．时间记数电路

一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。

秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图２.４所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。

十进制-六进制转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。利用１片７４ＨＣ３９０实现１２进制计数功能的电路如图（d）所示。

（d）十二进制电路

另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。

4．译码驱动及显示单元电路

选择ＣＤ４５１１作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为十进制数码送到数码管中显示出来。

5．校时电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图（f）。

（f）带有消抖电路的校正电路

6．整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ 、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。

报时电路可选74HC30来构成。74HC30为8输入与非门。

四、元器件

4．共阴八段数码管6个

5．网络线2米/人

6．CD4511集成块6块

7．CD4060集成块1块

8．74HC390集成块3块

9．74HC51集成块1块

10．74HC00集成块4块

11．74HC30集成块1块

12．10MΩ电阻5个

13．500Ω电阻14个

14．30p电容2个

15．32.768k时钟晶体1个

16．蜂鸣器10个

五、各功能块电路图

数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

（一） 六进制电路

由74HC390、7400、数码管与4511组成，电路如图一。

（二） 十进制电路

由74HC390、7400、数码管与4511组成，电路如图二。

（三） 六十进制电路

由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如图三。

（四） 双六十进制电路

由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图四。

（五） 时间计数电路

由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图五。

（六） 校正电路

由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图六。

（七） 晶体振荡电路

由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图七。

（八） 整点报时电路

由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图八。

⑤ 计数器的工作原理

计数器的工作原理：我们以数字钟分秒计数器为例介绍其原理，它主要是由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。

秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分 。

计数器是一种能够记录脉冲数目的装置，是数字电路中最常用的逻辑部件。计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。

计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器等。

计数器应用包括通话、短信、数据等类别的记录，并支持用户自主选择清零日期，以及按照类别添加提醒数值，如用户可以选择每月任一一天，或者第一天、最后一天作为记录循环清零日，同时添加通话时长、短信条数、数据流量数量的提醒节点。计数器的应用极为广泛，不仅能用于计数，还可用于分频、定时，以及组成各种检测电路和控制电路。

⑥ 多功能8位十进制数字频率计数器的设计

电子工程师经常需要测量频率、时间间隔、相位和对事件计数，精确的测量离不开频率计数器或它的同类产品，如电子计数器和时间间隔分析仪。这些仪器为研发提供高精度和分析能力，为大批量生产提供高效率并为维修提供低成本和便携性。

最早的电子计数器是为了对诸如原子现象之类的事情进行计数而设计出来的。在发明计数器之前，频率的测量都是用频率计(一种精度很低的协调装置)完成。频率计数器是以数字方式对信号参数进行精密测量的首批仪器之一。
衡量频率计数器主要指标是测量范围、测量功能、精度和稳定性，这些也是决定价格高低的主要依据。随着电子测试技术的发展，频率计数器日趋成熟。目前，频率计数器已经能轻松测量射频、微波频段信号。除频率测量外，大多数频率计数器还综合了以下功能：频率比、时间间隔、周期、上升/下降时间、相位、占空比、正/负脉冲宽度、总和、峰值电压以及时间间隔平均等。频率计功能延伸的最高境界就是综合了调制域分析仪的功能。
本文从频率计数器基本功能出发，对测量参数分别做出介绍，最后介绍频率计数器的一些数学统计功能。

⑦ 数字电路的计数器设计

计数器是一种能够记录脉冲数目的装置，是数字电路中最常用的逻辑部件。计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数。

计数器按进位制不同，分为二进制计数器和十进制计数器;按运算功能不同，分为加法计数器、减法计数器和可逆计数器。下面我们以T触发器构成二进制加法、减法计数器为例介绍计数器的原理。

2.计数器原理—加法计数器
用T触发器构成二进制加法计数器，如下图所示。

3位二进制加法器

如上图所示，是由3个下降沿触发的T触发器组成的3位二进制异步加法器，图中各个触发器的J、K输入端的输入信号均为1，主要由脉冲信号控制其输出信号，计数器从Q2 Q1 Q0 =000状态开始计数。

Q0、Q1、Q2的工作波形，如下图所示，即在计数输入脉冲CP的下降的触发下，触发器FF0的输出Q0要翻转。0变为1或1变为0。由于CP1取自Q0，所以在Q0的下降沿触发下，FF1的输出Q1要翻转。同理，由于CP2=Q1，所以在Q1的下降沿触发下，FF2的输出Q2要翻转。

若用上升沿触发的T′触发器同样可以组成异步二进制加法计数器，但每一级触发器的进位脉冲应改为Qˉ端输出。原因很简单，当低位触发器输出端Q端由1变为0时，Qˉ端的上升沿正好可以作为高位的触发脉冲。

3.计数器原理—减法计数器
如果将T′触发器之间按二进制减法规则连接，就可以得到二进制减法计数器。根据二进制减法计数规则。若低位触发器已经为0，则再输入一个减法计数脉冲后应翻转为1，同时向高位发出借位信号，使高位翻转。

3位二进制减法器

上图就是按上述规则接成的3位二进制减法计数器。图中采用上升动作的D触发器接成的T′触发器，其中所有D触发器的D= Qˉ即成为T′触发器。它的时序图如下图所示

⑧ 设计六进制计数器

74LS161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。

计数的对应输出 Q2、Q1、Q0，是000--101共6个数，在计数到110时产生清零信号；利用反馈清零法即可。

由于需求是6位进制，6的二进制表示为0110，即输出QB和QC需要为1，才能进位，因此将输出QB和QC连接到与非门的输出A和B端口中，将与非门的输出Y连接入74LS161的CP端即可。

种类：

1、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。

2、如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。

另外还有很多种分类不一一列举，但是最常用的是第一种分类，因为这种分类可以使人一目了然，知道这个计数器到底是什么触发方式，以便于设计者进行电路的设计。

以上内容参考：网络-计数器

⑨ 设计一个计数控制器，要求如下

eda设计 洗衣机控制器

1设计总体思路，基本原理和框图 4
1.1 设计总体思路 4
1.2 基本原理 5
1.3 系统设计框图 5
2单元电路设计 6
2.1 一百进制分计数器和六十秒计数器的设计 6
2.1.1 分、秒计数器的设计 6
2.1.2 分、秒计数器的电路图 7
2.2 秒脉冲发生器 9
2.2.1 秒脉冲发生器原理 9
2.2.2 其原理图如下所示 9
3循环控制电路 10
3.1 其基本原理简述 10
3.2 其原理图 11
4单稳态延时电路 12
4.1 其原理图 12
5总控制电路 13
6故障分析与电路改进 16
7总结与调试体会 18
8附录(元器件清单) 20
9参考文献 20

1设计总体思路，基本原理和框图
1.1 设计总体思路

从课程设计要求来看，要求实现电机的正传、反转、暂停，实际上没又电机给我们接上，这回要用四哥LED灯的状态来表示，当显示时间前20秒正传、暂停10秒、反转20秒、再暂停10秒，如此一来，周期恰好是60秒，理所当然的分钟计数器、秒计数器是一定要有的。接下来脉冲是一定的了，但是有分钟计数器和秒钟计数器还要考虑是不是要60分频器，就我们所学过的来说实现循环有移位寄存器；还有个问题，当洗涤时间到了，报警还要一个报警电路，根据人性化、自动化、低成本的设计原则，报警的蜂鸣器不可以长时间的叫，要有个合理的时间，我们可以用一个单稳态电路来实现。看起来还不错啊，如果这样想那就嫌早了点，还有一个问题要解决：如何提取时间并使循环电路工作的信号?方案有两种：一是直接从数值上进行提取信号来控制一个可以实现循环的74LS194来实现；另一种是制作一个二十进制到十进制的循环转化来把这一分钟走完，但是从电路的复杂程度和经济性来说，显然后者太过于复杂，也不利于接线和排故障，虽然难度会大一些、出成果的时间会比别人晚，但是要设计一个真正可以让用户用放心使用的产品，还得这样做。尤其是最后的循环电路用两个194一定可以很容易实现。现在大体上就这样计划，下面说说基本原理。

1.2 基本原理

首先，从秒脉冲出来的信号，经过一个控制电路后进入秒计数器进行秒计数，进行清零，这时用户置入洗涤时间，并按开始按钮，洗衣机开始工作。当秒计数器变为零的时候，去分钟计数器上面借数；与此同时，从十秒位转化出来的信号进入移位寄存器后，LED灯表示出电机运转状态；当用户设定的洗涤时间结束后，电路报警并清零；同时电机指示灯熄灭。

1.3 系统设计框图

1.3.1 系统设计框图

2单元电路设计
2.1 一百进制分计数器和六十秒计数器的设计

2.1.1 分、秒计数器的设计
一百进制分计数器和六十秒计数器的原理是一样的，不同的只是它们的输入脉冲和进制不同而已，我们用四片74LS192来实现分计数和秒计数功能，我们要的只是减计数，所以我们把它的UP端接到高电平上去,DOWN端接到秒脉冲上；十分秒位上的输入端B、C端接到高电平上，即从输入端置入0110（十进制的6），秒十位的LD端和借位端BO联在一起，再把秒位的BO端和十秒位的DOWN联在一起。当秒脉冲从秒位的DOWN端输入的时候秒计数的192开

始从9减到0；这时，它的借位端BO 会发出一个低电平到秒十位的输入端DOWN，秒十位的计数从6变到5，一直到变为0；当高低位全为零的时候，秒十位的BO发出一个低电平信号，DOWN为零时，置数端LD等于零，秒十位完成并行置数，下一个DOWN脉冲来到时，计数器进入下一个循环减计数工作中。

对于分计数来说，道理也是一样的；只是要求，当秒计数完成了，分可以自动减少，需要把秒十位的借位端BO端接到分计数的DOWN端作为分计数的输入信号来实现秒从分计数上的借位。当然，这些计数器工作，其中的清零端CR要处于低电平，置数端不置数时要处于高电平。这是一个独立工作的最高可以显示101分钟的计时器。把四个192的QA/QB/QC/QD都接到外部的显示电路上就可以看到时间的显示了。作为洗衣机控制器的一个模块，它还得有一定的接口来和其他的模块连接在一起协调工作，分计数的清零端LD是接在一起的；秒的清零端LD又是接在一起的，所以当要从外部把它们强制清零时，可以用一个三极管（NPN）或者两个或门就可以实现该功能。还有我们可以利用分计数的UP端来进行外部置数，当把它们各接到一个低触发（平时保持高电平，外部给一个力就输入一个低电平）的脉冲上 就可以实现从0－9的数字输入。

2.1.2 分、秒计数器的电路图

2.1.1分、秒计数器的电路图

2.2 秒脉冲发生器
2.2.1 秒脉冲发生器原理
我们搜需要的秒脉冲发生器可以由一个集成的555定时器构成，当电源接通后，VCC通过对R1、R2向电容充电。电容上得到电压按指数规律上升，当电容上的电压上身到2/3VCC时，输电压VO为零，电容放电。当电压下降到1/3VCC时，输出电平为高电平，电容放电结束。这样周而复始便形成了振荡。我们要的周期是1秒，频率是1赫兹。周期T可以由下面的公式可知：
T＝R1.R2lnC （2-2-1）

2.2.2 其原理图如下所示

2.2.1 秒脉冲发生器原理图

3循环控制电路
3.1 其基本原理简述

还是采用我们方法，把秒十位上的数提出来作为循环控制系统的输入信号，秒位上的都是相同的，可以不管。我们的目标是把秒十位上输出的二进制数转化成两位三个数：

So S1 状态
1 0 右移
1 1 闪烁
0 1 左移
5 0101 4 0100
3 0011 2 0010
1 0001 0 0000
3.1.1 状态转换表
现在我们把192的QA、QB接上一个异或门，QC接上一个反相器，然后把它们出来的信号接到一个与非门后再接到So端，把反相器出来的信号输入到S1端；这样就实现了上述要求。当我们开机时，计数器时被清零的，QA、QB、QC没有输出，这时输出的是000，194的So、S1为11，移位寄存器置数为0010。当192输出的是0101时，So、S1为10，移位寄存器右移动作，因为So、S1的两端接一个与非门出1，再通过一个接在194QB端的与门，结果输出来到发光二极管的还是高电平（如下图所示）；从节点46输出，经过反相器到达节点48的是低电平与门U28没有输出脉冲，所以194做右移直到下一个状态的到来。显然当192的输出是0100是也是一样的。当输出是0011时，So、S1的状态是11，194处于并行置数，其QB端输出一个高电平1，与此同时，从So、S1输出的两个1进入与非门U27，但是在节点46是一个低电平0，所以节点44没有高电平输出。而节点46为高电平1，这时通过U28的脉冲信号可以输出了，与U28的或门U22、U23、U24、U25、U26就可以输出脉冲信号到发
光二极管实现闪烁；当192输出的是0010时， So、S1状态从11变为01，移位寄存器192做左移循环，在脉冲的输入下。同右移一样，从So、S1输出到U27再出来的是一个高电平1，所以与门U26输出高电平；当计数器192输出的是0001时，还是和0010时一样；最后当192输出是0000时，其又和输出0011时一样，移位寄存器194处于置数状态，放光二极管闪烁。到此，提取信号、循环电路完成。
3.2 其原理图

3.2.1 循环电路原理图

4单稳态延时电路
555时基电路是一种将模拟功能与逻辑功能巧妙结合在同一硅片上的组合集成电路。它设计新颖，构思奇巧，用途广泛，备受电子专业设计人员和电子爱好者的青睐，人们将其戏称为伟大的小IC。1972年，美国西格尼蒂克斯公司(Signetics)研制出Tmer NE555双极型时基电路，设计原意是用来取代体积大,定时精度差的热延迟继电器等机械式延迟器。但该器件投放市场后，人们发现这种电路的应用远远超出原设计的使用范围，用途之广几乎遍及电子应用的各个领域，需求量极大。美国各大公司相继仿制这种电路 1974年西格尼蒂克斯公司又在同一基片上将两个双极型555单元集成在一起，取名为NF556。1978年美国英特锡尔公司(Intelsil)研制成功CMOS型时基电路ICM555 1CM556,后来又推出将四个时基电路集成在一个芯片上的四时基电路558 由于采用CMOS型工艺和高度集成，使时基电路的应用从民用扩展到火箭、导弹,卫星,航天等高科技领域。在这期间，日本、西欧等各大公司和厂家也竞相仿制、生产。尽管世界各大半导体或器件公司、厂家都在生产各自型号的555／556时基电路，但其内部电路大同小异，且都具有相同的引出功能端
4.1 其原理图

4.1.1单稳态延时电路

5总控制电路
现在各单元电路完成了，最后要把它们有效的结合起来联合工作，实现目的功能。我们要求在给分钟置数的同时秒要显示为零；外部还要有强制停止并清零；还有暂停功能。
对于置数来说，我们可以在分钟计数器的UP端到高电平之间各用一个开关接上，就当给它一个低电平时，计数器就往上增加1。但时，192要求在UP端工作的同时，其DOWN端要为高电平，且秒计数器要为零，我们可以让秒计数器清零，同时把脉冲停止了。在高电平上接上一个开关，让它接到一个JK触发器上，同时把JK触发器的JK端接1，让它实现触发功能。让它的Q端输出到秒计数器的清零端，这样刚开机或者再按一下开机键就可以对秒计数器清零。把JK触发器的Q反端和从分计数器借位端Bo反相出来的信号接到一个与非门上，从与非门出来的信号接到分计数器的DOWN端来保证置数的时候DOWN是高电平。但是如果仅是这样的话，当置数完成再一次按开机键（如图中的J3所示）时，没有脉冲信号输入到秒计数器的DOWN端，192并不可以工作。我们可以把脉冲和JK触发器Q反端接到一个与门上，然后把它上输出端接到秒计数器的DOWN端以控制计数。先歇息一下。现在的问题是，循环的发光二极管没有受到控制键的控制，所以还得把受到控制的从与门U12出来的信号输出到移位寄存器194的时钟信号CLK上。

最后要解决一个大问题，当所置的洗衣时间完成后，要发出报警并自动清零。至于报警电路我们知道当计数器全为零的时候，从秒位会发出一个借位信号，一直接到十分位上去，十分位会发出一个借位信号，我们可以用这个信号来作为报警并清零的信号，平时192的借位端保持的是高电平，当有借位信号时，其变成0，我们在分十位借位端接一个非门，再把它和分位的CLR端一起接到一个与门，也需要把它接到一个JK触发器（U10）上作为其时钟信号，其后再接到单稳态电路的输入端TRI，单稳态的输出端接到蜂鸣器上。而该与门（U14）的另一输入端接在控制开关J3上，与门出去仍然接在JK触发器U9上，这样当洗衣时间完成后，十分计数器的借位端Bo端发出的0信号就可以经过以上路径而变成1到达与门U14，同时JK触发器U10得到一个触发信号而输出到单稳态，从而发出报警声，但一段时间后其自动停止。同时U14发出的1信号使U9发出1信号而使秒计数器清零；当然秒脉冲因为U9端的Q反端的0信号而使其没有输出，这样原来闪烁的灯不再亮了。到此，一个电路总算还可以了吧，我们有时还需要让它休息一下，我们改变一下洗衣量时，就还需要一个暂停键，这也可以的，只要把秒脉冲切断就可以了。我们可以在控制脉冲输出的与门U12和脉冲到达端之间接入一个由开关控制的JK触发器来控制的与门，这样就可以控制脉冲的输出了。我们知道与门是其中一输入为零时，无论另一端时怎样的其输出为零，但一端为1时，另一端输入什么与门就可以输出什么。现在控制端也连起来了，这样，一个完整的洗衣机控制电路就完成了。

5.1.1 总电路图

6故障分析与电路改进

要得到一个良好的设计，需要的总是肯定和否定，几经修改一个电路才得以肯定、采纳。就象循环电路一样，刚开始设计了一种有三个接口的电路，这个接口要求从秒十位输出的信号要化为一种状态，只可以是高有效，到来时进入各自的接口，可以说实现正传、反转、暂停的电路相互独立的，道理如下，当一个高电平来到时让它接到194的So、S1上，其中在接到So的信号上接一个RS触发器，当B端的置数输出时，QB上有一个高电平，把它接到一个D触发器上，D触发器从Q反端输出的信号接到刚才的RS触发器的Q端使Q端为0，这样在脉冲的控制下，其可以做左移动作，如图中的开关1所连接的电路所示，同样，在输入到S1端的电路上接一个RS触发器，从194QB端上反馈回来的信号接到D触发器上，从D触发器的Q反端出来的信号接到S1端，这样就可以做右移动作，如图开关2所示。循化要单独设计，如图所示，二极管是保证各个模块间可以独立工作而采用，这样当高电平到达时，194被置数为0000，同时上一个状态，不管时左移的还时右移的都被清零了，这时只要开关1或2接上就可以在脉冲作用下实现闪烁，单个模块演示还时可以的。但是接到电路上就不行了。当开机后，在第一分钟内，它可以右移，也可以闪烁，到了左移就不行了，发光二极管一片空白，但是在接下来的个分钟内，其只有当闪烁时才可以看到。几经试验才知道，时开关3出了问题，不管它时1状态还是0状态，它都比194Q端出来的数优先，在3没有工作时，在194Q端到LED之间的二极管两端各接一个LED就知道，当194做右移或左移时两个发光二极管的状态时不通的，靠近循环LED的那各LED总不会亮，而接在QB端的LED可以定时发亮，从而有上述结论。

其图如下所示：
7.1.1 电路图
7总结与调试体会

1、通过这次课程设计，加强了我们动手、思考和解决问题的能力。在整个设计过程中，我们通过这个方案包括设计了一套电路原理和PCB连接图，和芯片上的选择。这个方案总共使用了74LS192四个，74LS08，74LS32，74LS00,74LS76和NE555定时器各两个，74LS194，74LS86各一个。

2、在设计过程中，经常会遇到这样那样的情况，就是心里想老着这样的接法可以行得通，但实际接上电路，总是实现不了，因此耗费在这上面的时间用去很多。

3、我沉得做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。

平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解 了。而且还可以记住很多东西。比如一些芯片的功能，平时看课本，这次看了，下次就忘了，通过动手实践让我们对各个元件映象深刻。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。所以这个期末测试之前的课程设计对我们的作用是非常大的。

4、
生活就是这样，汗水预示着结果也见证着收获。劳动是人类生存生活永恒不变的话题。通过实习，我才真正领略到“艰苦奋斗”这一词的真正含义，我才意识到老一辈电子设计为我们的社会付出。我想说，设计确实有些辛苦，但苦中也有乐，在如今单一的理论学习中，很少有机会能有实践的机会，但我们可以，而且设计也是一个团队的任务，一起的工作可以让我们有说有笑，相互帮助，配合默契，多少人间欢乐在这里洒下，大学里一年的相处还赶不上这十来天的合作，我感觉我和同学们之间的距离更加近了；我想说，确实很累，但当我们看到自己所做的成果时，心中也不免产生兴奋； 正所谓“三百六十行，行行出状元”。我们同样可以为社会作出我们应该做的一切，这有什么不好？我们不断的反问自己。也许有人不喜欢这类的工作，也许有人认为设计的工作有些枯燥，但我们认为无论干什么，只要人生活的有意义就可。社会需要我们，我们也可以为社会而工作。既然如此，那还有什么必要失落呢？于是我们决定沿着自己的路，执着的走下去。

同时我认为我们的工作是一个团队的工作，团队需要个人，个人也离不开团队，必须发扬团结协作的精神。某个人的离群都可能导致导致整项工作的失败。实习中只有一个人知道原理是远远不够的，必须让每个人都知道，否则一个人的错误，就有可能导致整个工作失败。团结协作是我们实习成功的一项非常重要的保证。而这次实习也正好锻炼我们这一点，这也是非常宝贵的。

对我们而言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。这次实习必将成为我人生旅途上一个非常美好的回忆！

通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。

这次课程设计终于顺利完成了，在设计中遇到了很多专业知识问题，最后在老师的辛勤指导下，终于游逆而解。同时，在老师的身上我们学也到很多实用的知识，在次我们表示感谢！同时，对给过我帮助的所有同学和各位指导老师再次表示忠心的感谢！

5、此次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随机应变，和与人合作共同提高，都受益非浅，今后的制作应该更轻松，自己也都能扛的起并高质量的完成项目。

6、在此，感谢于老师的细心指导，也同样谢谢其他各组同学的无私帮助！

8附录(元器件清单)

器件型号 用途介绍 数量
74LS192 计数器 4
74LS194 移位寄存器 1
74LS08 四2输入与门 2
74LS04 六反向器 1
74LS32 四2输入或门 2
74LS00 四2输入与非门 2
74LS86 四2输入异或门 1
74LS76 双JK触发器 2
NE555 555集成定时器 2
9参考文献
《电子技术课程设计》 历雅萍、易映萍编
《电子技术课程设计指导》 彭介华 主编 高等教育出版社
电子线路设计、实验、测试》 谢自美主编 华中理工出版社。
《数字电子技术基础》 阎 石 主编 高等教育出版社