『壹』 電子設計大賽都有哪些方向
全國大學生電子設計競賽歷屆題目
第一屆（1994年）全國大學生電子設計競賽題目
題目一 簡易數控直流電源
題目二 多路數據採集系統
第二屆（1995年）全國大學生電子設計競賽題目
題目一 實用低頻功率放大器
題目二 實用信號源的設計和製作
題目三 簡易無線電遙控系統
題目四 簡易電阻、電容和電感測試儀
第三屆（1997年）全國大學生電子設計競賽題目
A題 直流穩定電源
B題 簡易數字頻率計
C題 水溫控制系統
D題 調幅廣播收音機
第四屆（1999年）全國大學生電子設計競賽題目
A題 測量放大器
B題 數字式工頻有效值多用表
C題 頻率特性測試儀
D題 短波調頻接收機
E題 數字化語音存儲與回放系統
第五屆（2001年）全國大學生電子設計競賽題目
A題 波形發生器
B題 簡易數字存儲示波器
C題 自動往返電動小汽車
D題 高效率音頻功率放大器
E題 數據採集與傳輸系統
F題 調頻收音機
第六屆（2003年）全國大學生電子設計競賽題目
電壓控制LC振盪器（A題）
寬頻放大器（B題）
低頻數字式相位測量儀（C題）
簡易邏輯分析儀（D題）
簡易智能電動車（E題）
液體點滴速度監控裝置（F題）
第七屆（2005年）全國大學生電子設計競賽題目
正弦信號發生器（A題）
集成運放參數測試儀（B題）
簡易頻譜分析儀（C題）
單工無線呼叫系統（D題）
懸掛運動控制系統（E題）
數控直流電流源（F題）
三相正弦波變頻電源（G題）
第八屆（2007年）全國大學生電子設計競賽題目
音頻信號分析儀（A題）【本科組】
無線識別裝置（B題）【本科組】
數字示波器（C題）【本科組】
程式控制濾波器（D題）【本科組】
開關穩壓電源（E題）【本科組】
電動車蹺蹺板（F題）【本科組】
積分式直流數字電壓表（G題）【高職高專組】
信號發生器（H題）【高職高專組】
可控放大器（I題）【高職高專組】
電動車蹺蹺板（J題）【高職高專組】
這樣夠清晰了吧
望採納！
『貳』 畢業設計選題 想選PLC方面課題，下面這些課題哪些比較好，應用比較廣泛，難易程度如何請有經驗的前輩指
這些題目都不錯。但與系統相關的東西，你沒有實物是沒有辦法調試。所以，只能選擇一些你能找到實物的東西來做。PLC上手比較容易。單片機的匯編語言與PLC語言基本上差不多。能搞定一個，另一個就快了。
PLC實現百日倒計時系統的設計
基於PLC的音樂噴泉的設計
基於單片機的電子密碼鎖設計
基於單片機的溫度控制系統設計
基於PLC的電機測速系統設計
這些題目相對可以找到一些實物。如果說你手頭有PLC的話，當然好處理。如果沒有PLC的話，我倒是覺得單片機是你的一個選擇。PLC最便宜的也要好幾百塊。單片機就便宜了。去淘寶上買一個銷量最好的產品。那種產品一般用的人比較多。賣家也有一些技術支持。還可以加入一些QQ群之類的。多上一些這些學習的網站看看。不要什麼都看，什麼都下載。找幾家有現成東西的。多動手。看一萬次不如動手一次。有電腦。有信心。下決心就行學會！
『叄』 我是電子信息工程專業的，請大家提供一些好的畢業設計課題.
1. 數字摩托車點火器 廖英傑 副教授
2. 自然風發生電路 廖英傑 副教授
3. 數字顯示及調節的穩壓電源 廖英傑 副教授
4. 數顯溫度測控儀製作 孔炳燦 高級實驗師
5. 電源自動（調整）開關 孔炳燦 高級實驗師
6. 通用示波器測量晶體管 孔炳燦 高級實驗師
7. 設計一台自動打鈴系統 王曉紅 講師
8. 示波器進行漢字顯示系統設計 王曉紅 講師
9. 基於高精度恆溫控制系統 王曉紅 講師
10. 高頻接收機與簡易調頻發射機 王曉紅 講師
11. 雙路信號採集存儲系統 王曉紅 講師
12. 工頻標准信號源 王曉紅 講師
13. 某高層建築火災自動報警及聯動系統設計 石俊 講師
14. 利用PLC進行電梯模擬控制設計 石俊 講師
15. 基於電位器電阻感測器的位移感測器的研究和設計 蔡苗苗 講師
16. 壓力感測器的設計 蔡苗苗 講師
17. 可編程放大器設計 曹 暉 副教授
18. 數控直流穩壓電源設計 曹 暉 副教授
19. 函數信號發生器設計 曹 暉 副教授
20. 電力線載波通信機的設計 盧國慶 副教授
21. 27MHz無線通信機的設計 盧國慶 副教授
22. 500M遙控點火系統的設計 盧國慶 副教授
23. 基於GAL器件的步進電機控制器 舒 彤 講師
24. 基於單片機/可編程邏輯陣列的RS232至RS422的串列口擴展電路 舒 彤 講師
25. 接觸式電子體溫計 姜玉林 研究生
26. 多路數據收發系統 姜玉林 研究生
27. 用VHDL實現交通信號燈的控制系統 張友木 講師
28. 用EDA設計LED漢字滾動顯示器 張友木 講師
29. 攜帶型數字溫度測量計 吳德會 講師
30. 信號採集延時回放系統 吳德會 講師
31. 數字電容測試儀 吳德會 講師
32. CPLD/FPGA CRC碼編解碼器 高小英 副教授
33. 用單片機、語音晶元設計、製作簡易錄音機 高小英 副教授
34. 簡易「激光」指向器 高小英 副教授
35. 可控硅的應用（製作聲光控制開關電路） 許勤 講師
36. 數顯搶答器 許勤 講師
37. 助聽器電路製作 許勤 講師
38. 由LM567組成的紅外線自動洗手器 張孟忠 講師
39. 調頻無線話筒 張孟忠 講師
40. 設計—家庭電子管家 秦永華 講師
41. 設計交通信號燈PLC控制電路 秦永華 講師
42. 可 編 程 函 數 發 生 器 陳圖淼 高級實驗師
43. 數 字 電 壓 表 陳圖淼 高級實驗師
44. 開關型直流穩壓電源 陳圖淼 高級實驗師
『肆』 2021電子機械畢業論文題目與選題
要想寫出一篇優秀的 畢業 論文，少不了論文擁有一個新穎的題目，論文題目足夠有吸引力能夠順利答辯評審老師。下面我給大家帶來2021電子機械畢業論文題目與選題參考，希望能幫助到大家!
機械畢業論文題目
1、自主導航農業機械避障路徑規劃
2、煤礦機械電氣設備自動化調試技術研究
3、機械加工中加工精度的影響因素與控制
4、三自由度機械臂式升降平台運動學建模及模擬
5、基於並聯交錯的起重機械節能裝置設計研究
6、CNN和RNN融合法在旋轉機械故障診斷中的應用
7、機械剪切剝離法制備石墨烯研究進展
8、機械壓力機滾滑復合導軌結構設計研究
9、機械壓力機曲軸、軸瓦溫升自動控制設計技術
10、基於無線感測的機械沖壓機振動監測分析
11、基於GNSS的農業機械定位與姿態獲取系統
12、一種冗餘機械臂多目標軌跡優化 方法
13、基於湍流模型的高速螺旋槽機械密封穩態性能研究
14、基於多楔現象的微孔端面機械密封泄漏率分析及孔形設計
15、牽引變電站直流斷路器機械狀態監測與故障診斷研究
16、方鋼管混凝土柱卡扣機械連接試驗及有限元分析
17、機械電子工程與人工智慧的關系
18、機械法與機械-酶消化法制備大鼠膈肌組織單細胞懸液的比較
19、機械製造工藝及精密加工技術研究
20、腐蝕減薄對X80鋼管機械損傷凹陷過程中應力應變的影響
21、基於駐極體材料的機械天線式低頻通信系統模擬研究
22、基於"J型鎖芯"的機械鎖芯結構創新分析
23、淺析我國煙草機械技術的發展現狀和趨勢
24、液滴分析儀的機械結構設計
25、化工機械密封件損傷數值模擬及維修對策探討
26、一種鎳基單晶高溫合金的反相熱機械疲勞行為
27、淺談機械數控技術的應用現狀和發展趨勢
28、數控機械加工進刀工藝優化 措施 分析
29、基於STM32六自由度機械臂發展前景
30、機械工程自動化技術存在的問題及對策探析
31、機械設計製造的智能化發展趨勢綜述
32、RFID在機械加工中的應用探究
33、試論船舶機械設備維修保養中的常見故障及排除方法
34、探討港口流動機械預防性維護保養
35、關於端蓋零件機械加工工藝的設計要點分析
36、關於機械加工工藝對零件加工精度的影響研究
37、現代機械製造及加工技術分析
38、論機械設計加工中需要注意的問題
39、基於機械設計製造中零件毛坯選擇的研究與應用
40、機械零件加工精度影響因素探析
41、機械製造加工設備的安全管理與維修探討
42、機械設備的環保性能分析
43、探究機電一體化系統在機械工程中的應用
44、機械製造過程的綠色製造技術應用研究
45、淺析機械設計製造中機電一體化的應用
46、機械工程的可靠性優化設計分析
47、淺析機械設備焊接製作中注意事項與探討
48、淺談山西省農產品初加工機械發展現狀
49、淺談信息化教學在機械制圖課程中的應用策略
50、基於OBE的機械原理課程設計項目式教學改革研究
51、農業機械自動化技術的應用研究
52、鮮蘆筍干機械烘乾的應用研究
53、液壓同步控制迴路在農業機械上的應用
54、果園施肥機械研究現狀與展望
55、化工機械設備診斷分析探討
56、氧化鋯球體表面機械球磨塗覆鈦塗層工藝研究
57、探析建築用起重機械安全管理與檢測技術
58、機械自動化設計與製造存在問題及應對措施
59、機械設計加工中的材料選擇問題分析
60、無線遙控在多中段豎井提升系統井口機械控制中的應用
優秀機電專業畢業論文題目
1、機電一體化與電子技術的發展研究
2、變頻技術在鍋爐機電一體化節能系統中應用
3、煤礦高效掘進技術現狀與發展趨勢研究
4、電氣自動化在煤礦生產中的應用探討
5、產品設計與腐蝕防護的程序與內容
6、機械製造中數控技術應用分析
7、智能製造中機電一體化技術的應用
8、水利水電工程的圖形信息模型研究
9、礦山地面變電站智能化改造研究
10、淺析電氣控制與PLC一體化教學體系的構建
11、中國機電產品出口面臨的障礙及優化對策
12、我國真空包裝機械未來的發展趨勢
13、煤礦皮帶運輸變頻器電氣節能技術的分析
14、鋼鐵企業中機電一體化技術的應用和發展
15、我國機械設計製造及其自動化發展方向研究
16、機械設計製造及其自動化發展方向的研究
17、基於BIM技術的施工方案優化研究
18、電力自動化技術在電力工程中的應用
19、電氣自動化技術在火力發電中的創新應用
20、農機機械設計優化方案探究
21、區域軌道交通檔案信息化建設
22、環保過濾劑自動化包裝系統設計
23、元動作裝配單元的故障維修決策
24、關於機械設計製造及其自動化的設計原則與趨勢分析
25、試析機電一體化中的介面問題
26、汽車安全技術的研究現狀和展望
27、太陽能相變蓄熱系統在溫室加溫中的應用
28、關於在機電領域自動控制技術應用的研究
29、淺析生物制葯公司物流成本核算
30、錫礦高效采礦設備的故障排除與維護管理
31、鑄鋼用水玻璃型砂創新技術與裝備
32、空客飛行模擬機引進關鍵環節與技術研究
33、汽車座椅保持架滾珠自動裝配系統設計
34、液壓挖掘機工作裝置機液模擬研究
35、基於新常態視角下的遼寧高校畢業生就業工作對策研究
36、石油機電事故影響因素與技術管理要點略述
37、基於鋁屏蔽的鐵磁性構件缺陷脈沖渦流檢測研究
38、數控加工中心的可靠性分析與增長研究
39、數控機床機械加工效率的改進方法研究
40、淺析熔鑄設備與機電一體化
41、冶金電氣自動化控制技術探析
42、中職機電專業理實一體化教學模式探究
43、高職機電一體化技術專業課程體系現狀分析和改革策略
44、高速公路機電工程施工質量及控制策略研究
45、對現代汽車維修技術措施的若干研究
46、建築工程機電一體化設備的安裝技術及電動機調試技術分析
47、智能家居電話控制系統的設計
48、電力系統繼電保護課程建設與改革
49、PLC技術在變電站電容器控制中的應用分析
50、機電一體化技術在地質勘探工程中的應用
51、工程機械施工中的機電一體化
52、基於CIM與XML技術的變電站監控信息數據研究與解析
53、風力發電液力機械傳動裝置的特性及設計研究
54、旱田移栽機機械手自動喂苗系統
55、基於磁隔離的新型漏水監測終端結構設計
56、基於創新角度下的機械製造工藝研究
57、機械設計製造及其自動化的應用研究
58、一種可旋轉智能儲物櫃系統的研究與設計
59、基於多種感測器智能控制的風扇
60、《自動控制原理》課程差別化教學模式研究
汽車電子技術論文題目
1、高技術虛擬產業集群成員間合作與競爭機制研究
2、SOPCPlus協同設計架構及在AMT中的應用研究
3、基於技術創新擴散視角的我國汽車電子產業空間分布研究
4、新一代汽車電子系統的網路體系結構若干關鍵技術研究
5、基於FPGA的車載電子系統設計
6、汽車電子行業技術創新模式與企業策略研究
7、汽車電子軟體設計中周期分配和匯流排訪問配置演算法研究
8、基於AUTOSAR標準的系統配置工具
9、面向汽車電子的嵌入式軟體開發基本平台關鍵技術研究與實現
10、基於「VR」的現代汽車電子系統故障診斷模擬實訓系統開發
11、基於CAN匯流排的汽車燈控網路系統的設計與實現
12、基於AUTOSAR標準的汽車電子軟體開發平台分析和設計
13、基於專利分析的我國汽車電子技術進化研究
14、大陸汽車電子(長春)有限公司的服務營銷研究
15、汽車發動機曲軸凸輪軸信號模擬系統
16、基於SAEJ1939的客車通信協議設計與應用
17、汽車電子機械制動(EMB)控制系統關鍵技術研究
18、汽車電子機械制動系統CAN匯流排通信研究
19、基於專利分析的吉林省汽車電子產業技術預測研究
20、汽車復雜電控系統混雜通信網路的設計
21、PH信息技術公司多元化戰略研究
22、汽車電子機械制動系統設計及其關鍵技術研究
23、電子元器件分銷發展戰略研究
24、汽車綜合信息顯示系統的研究
25、基於Internet的汽車電子遠程診斷技術研究
26、汽車發動機電子節氣門控制系統設計研究
27、多能源動力總成控制系統的研究與設計
28、車載信息顯示系統的研究與設計
29、具有自診斷功能的車身控制系統設計與實現
30、基於AUTOSAR的汽車電子設備驅動及抽象的設計與實現
31、面向汽車電子領域的嵌入式軟體可靠技術的研究與開發
32、面向汽車電子基礎軟體的配置技術研究與實現
33、基於模型的汽車電子通信開發平台研究與實現
34、基於RTW的AMT代碼自動生成技術研究
35、面向汽車電子的嵌入式軟體開發應用軟體的研究與分析
36、汽車電子駐車制動(EPB)控制系統的研製
37、構建針對車載汽車電子控制裝置的硬體在環模擬測試平台
38、我國汽車電子產業的SCP分析
39、汽車電子零部件1米法輻射騷擾測試方法的研究
40、汽車計算平台中的線控節氣門系統結構分析與設計
2021電子機械畢業論文題目與選題相關 文章 ：
★ 2021機械專業論文題目
★ 2021畢業論文題目怎麼定
★ 機械類專業論文選題題目
★ 最新機械電子工程論文題目
★ 優秀論文題目大全2021
★ 大學生論文題目大全2021
★ 機械類學術論文題目
★ 優秀論文題目2021
★ 2021通信專業畢業生論文題目
★ 大學生論文題目參考2021
『伍』 跪求電子系統設計方案
第1章 概 述
21世紀人類將全面進入信息化社會，對微電子信息技術和微電子VLSI基礎技術將不斷提出更高的發展要求，微電子技術仍將繼續是21世紀若干年代中最為重要的和最有活力的高科技領域之一。而集成電路(IC)技術在微電子領域佔有重要的地位。伴隨著IC技術的發展，電子設計自動化(Electronic Design Automation EDA)己經逐漸成為重要設計手段，其廣泛應用於模擬與數字電路系統等許多領域。
VHDL是廣泛使用的設計輸人硬體語言，可用於數字電路與系統的描述、模擬和自動設計.CPLD/FPGA（復雜可編程邏輯器件/現場可編程門陣列）為數字系統的設計帶靈活性，兼有串!並行工作方式和高集成度!高速!高可靠性等明顯的特點，CPLD/FPGA的時鍾延遲可達納秒級，結合其並行工作方式，在超高速領域和實時測控方面有非常廣泛的應用。
本次設計的目的是使用可編程邏輯器件設計一個專用的A/D轉換器的控制器，取代常用的微控制器，用於數據採集。本文講述對A/D進行數據采樣控制。設計要求用一片CPLD/FPGA，模數轉換控制器ADC和LED顯示器構成一個數據採集系統，用CPLD/FPGA實現數據採集中對A/D 轉換，數據運算，及有關數據的顯示控制。課題除了學習相應的硬體知識外，還要學習如何使用VHDL語言設計可編程邏輯器件。
未來的EDA技術向廣度和深度兩個方向發展.
(1)在廣度上，EDA技術會日益普及.在過去，由於EDA軟體價格昂貴，對硬體環境要求高，其運行環境是工作站和UNIX操作系統.最近幾年，EDA軟體平台化進展迅速，這些PC平台上的EDA軟體具有整套的邏輯設計、模擬和綜合工具.隨著PC機性能的提高，PC平台上的軟體功能將會更加完善.
(2)在深度上，EDA技術發展的下一步是ESDA伍electronic System Design Automation電子系統設計自動化)和CE (Concurrent Engineering並行設計工程).目前的各種EDA工具，如系統模擬，PCB布線、邏輯綜合、DSP設計工具是彼此獨立的.隨著技術的發展，要求所有的系統工具在統一的資料庫及管理框架下工作，由此提出了ESDA和CE概念。
第2章 EDA的發展歷程及其應用
2.1電子設計自動化(EDA)發展概述
2.1.1什麼是電子設計自動化(EDA )
在電子設計技術領域，可編程邏輯器件(如PLD, GAL)的應用，已有了很好的普及。這些器件為數字系統的設計帶來極大的靈活性。由於這類器件可以通過軟體編程而對其硬體的結構和工作方式進行重構，使得硬體的設計可以如同軟體設計那樣方便快捷。這一切極大地改變了傳統的數字系統設計方法、設計過程、乃至設計觀念。
電子設計自動化(EDA)是一種實現電子系統或電子產品自動化設計的技術，它與電子技術、微電子技術的發展密切相關，吸收了計算機科學領域的大多數最新研究成果，以高性能的計算機作為工作平台，是20世紀90年代初從CAD(計算機輔助設計)、CAM(計算機輔助製造)、CAT(計算機輔助測試)和CAE(計算機輔助工程)的概念發展而來的。EDA技術就是以計算機為工具，在EDA軟體平台上，根據硬體描述語言HDL完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合及優化、布局線、模擬，直至對於特定目標晶元的適配編譯、邏輯映射和編程下載等工作。設計者的工作僅限於利用軟體的方式來完成對系統硬體功能的描述，在EDA工具的幫助下和應用相應的FPGA/CPLD器件，就可以得到最後的設計結果。盡管目標系統是硬體，但整個設計和修改過程如同完成軟體設計一樣方便和高效。當然，這里的所謂EDA主要是指數字系統的自動化設計，因為這一領域的軟硬體方面的技術已比較成熟，應用的普及程度也已比較大。而模擬電子系統的EDA正在進入實用，其初期的EDA工具不一定需要硬體描述語言。此外，從應用的廣度和深度來說，由於電子信息領域的全面數字化，基於EDA的數字系統的設計技術具有更大的應用市場和更緊迫的需求性。
2.1.2 EDA的發展歷史
EDA技術的發展始於70年代，至今經歷了三個階段。電子線路的CAD(計算機輔助設計)是EDA發展的初級階段，是高級EDA系統的重要組成部分。它利用計算機的圖形編輯、分析和存儲等能力，協助工程師設計電子系統的電路圖、印製電路板和集成電路板圖;採用二維圖形編輯與分析，主要解決電子線路設計後期的大量重復性工作，可以減少設計人員的繁瑣重復勞動，但自動化程度低，需要人工干預整個設計過程。這類專用軟體大多以微機為工作平台，易於學用，設計中小規模電子系統可靠有效，現仍有很多這類專用軟體被廣泛應用於工程設計。80年代初期，EDA技術開始技術設計過程的分析，推出了以模擬(邏輯模擬、定時分析和故障模擬)和自動布局與布線為核心的EDA產品，這一階段的EDA已把三維圖形技術、窗口技術、計算機操作系統、網路數據交換、資料庫與進程管理等一系列計算機學科的最新成果引入電子設計，形成了CAE—計算機輔助工程。也就是所謂的EDA技術中級階段。其主要特徵是具備了自動布局布線和電路的計算機模擬、分析和驗證功能。其作用已不僅僅是輔助設計，而且可以代替人進行某種思維。CAE這種以原理圖為基礎的EDA系統，雖然直觀，且易於理解，但對復雜的電子設計很難達到要求，也不宜於設計的優化。
所以，90年代出現了以自動綜合器和硬體描述語言為基礎，全面支持電子設計自動化的ESDA(電子系統設計自動化)，即EDA階段、也就是目前常說的EDA.過去傳統的電子系統電子產品的設計方法是採用自底而上(Bottom_ Up)的程式，設計者先對系統結構分塊，直接進行電路級的設計。這種設計方式使設計者不能預測下一階段的問題，而且每一階段是否存在問題，往往在系統整機調試時才確定，也很難通過局部電路的調整使整個系統達到既定的功能和指標，不能保證設計一舉成功。EDA技術高級階段採用一種新的設計概念:自頂而下(Top_ Down)的設計程式和並行工程(Concurrent engineering)的設計方法，設計者的精力主要集中在所要電子產品的准確定義上，EDA系統去完成電子產品的系統級至物理級的設計。此階段EDA技術的主要特徵是支持高級語言對系統進行描述，高層次綜合(High Level Synthesis)理論得到了巨大的發展，可進行系統級的模擬和綜合。圖2-1給出了上述三個階段的示意圖。
圖2-1 EDA發展階段示意圖
2.1.3 EDA的應用
隨著大規模集成電路技術和計算機技術的不斷發展，在涉及通信、國防、航天、醫學、工業自動化、計算機應用、儀器儀表等領域的電子系統設計工作中，EDA技術的含量正以驚人的速度上升;電子類的高新技術項目的開發也依賴於EDA技術的應用。即使是普通的電子產品的開發，EDA技術常常使一些原來的技術瓶頸得以輕松突破，從而使產品的開發周期大為縮短、性能價格比大幅提高。不言而喻，EDA技術將迅速成為電子設計領域中的極其重要的組成部分。
電子設計專家認為，單片機時代已經結束，未來將是EDA的時代，這是極具深刻洞察力之言。隨著微電子技術的飛速進步，電子學進入了一個嶄新的時代。其特徵是電子技術的應用以空前規模和速度滲透到各行各業。各行業對自己專用集成電路(ASIC)的設計要求日趨迫切，現場可編程器件的廣泛應用，為各行業的電子系統設計工程師自行開發本行業專用的ASIC提供了技術和物質條件。與單片機系統開發相比，利用EDA技術對FPGA/CPLD的開發,通常是一種藉助於軟體方式的純硬體開發，可以通過這種途徑進行專用ASIC開發，而最終的ASIC晶元，可以是FPGA/CPLD，也可以是專制的門陣列掩模晶元，FPGA/ CPLD起到了硬體模擬ASIC晶元的作用。
2.2基於EDA的FPGA/ CPLD開發
我國的電子設計技術發展到今天，將面臨一次更大意義的突破，即FPGA/CPLD (Field Programmable Gate Array，現場可編程門陣列/Complex Programmable Logic Device，復雜可編程邏輯器件)在EDA基礎上的廣泛應用。從某種意義上說，新的電子系統運轉的物理機制又將回到原來的純數字電路結構，但卻是一種更高層次的循環，它在更高層次上容納了過去數字技術的優秀部分，對(Micro Chip Unit) MCU系統是一種揚棄，在電子設計的技術操作和系統構成的整體上發生了質的飛躍。如果說MCU在邏輯的實現上是無限的話，那麼FPGA/CPLD不但包括了MCU這一特點，而且可以觸及矽片電路的物理極限，並兼有串、並行工作方式，高速、高可靠性以及寬口徑適用性等諸多方面的特點。不但如此，隨著EDA技術的發展和FPGA/CPLD在深亞微米領域的進軍，它們與MCU, MPU, DSP, A/D, D/A, RAM和ROM等獨立器件間的物理與功能界限已日趨模糊。特別是軟/硬IP晶元(知識產權晶元;intelligence Property Core，一種已注冊產權的電路設計)產業的迅猛發展，嵌入式通用及標准FPGA器件的呼之欲出，片上系統(SOC)已經近在咫尺。FPGA/CPLD以其不可替代的地位及伴隨而來的極具知識經濟特徵的IP晶元產業的崛起，正越來越受到業內人士的密切關注。
2.2.1 FPGA/CPLD簡介
FPGA和CPLD都是高密度現場可編程邏輯晶元，都能夠將大量的邏輯功能集成於一個單片集成電路中，其集成度已發展到現在的幾百萬門。復雜可編程邏輯器件CPLD是由PAL (Programmable Array Logic，可編程陣列邏輯)或GAL (Generic Array Logic，通用陣列邏輯)發展而來的。它採用全局金屬互連導線，因而具有較大的延時可預測性，易於控制時序邏輯;但功耗比較大。現場可編程門陣列(FPGA)是由可編程門陣列(MPGA)和可編程邏輯器件二者演變而來的，並將它們的特性結合在一起，因此FPGA既有門陣列的高邏輯密度和通用性，又有可編程邏輯器件的用戶可編程特性。FPGA通常由布線資源分隔的可編程邏輯單元(或宏單元)構成陣列，又由可編程Ir0單元圍繞陣列構成整個晶元。其內部資源是分段互聯的，因而延時不可預測，只有編程完畢後才能實際測量。
CPLD和FPGA建立內部可編程邏輯連接關系的編程技術有三種:基於反熔絲技術的器件只允許對器件編程一次，編程後不能修改。其優點是集成度、工作頻率和可靠性都很高，適用於電磁輻射干擾較強的惡劣環境。基於EEPROM存儲器技術的可編程邏輯晶元能夠重復編程100次以上，系統掉電後編程信息也不會丟失。編程方法分為在編程器上編程和用下載電纜編程。用下載電纜編程的器件，只要先將器件裝焊在印刷電路板上，通過PC, SUN工作站、ATE(自動測試儀)或嵌入式微處理器系統，就能產生編程所用的標准5V, 3.3V或2.5V邏輯電平信號，也稱為ISP (In System Programmable)方式編程，其調試和維修也很方便。基於SRAM技術的器件編程數據存儲於器件的RAM區中，使之具有用戶設計的功能。在系統不加電時，編程數據存儲在EPROM、硬碟、或軟盤中。系統加電時將這些編程數據即時寫入可編程器件，從而實現板級或系統級的動態配置。
2.2.2基於EDA工具的FPGA/CPLD開發流程
FPGA/CPLD的開發流程:設計開始首先利用EDA工具的文本或圖形編輯器將設計者的設計意圖用文本方式(如VHDL, Verilog-HDL程序)或圖形方式(原理圖、狀態圖等)表達出來。完成設計描述後即可通過編譯器進行排錯編譯，變成特定的文本格式，為下一步的綜合準備。在此，對於多數EDA軟體來說，最初的設計究竟採用哪一種輸入形式是可選的，也可混合使用。一般原理圖輸入方式比較容易掌握，直觀方便，所畫的電路原理圖(請注意，這種原理圖與利用PROTEL畫的原理圖有本質的區別)與傳統的器件連接方式完全一樣，很容易為人接受，而且編輯器中有許多現成的單元器件可資利用，自己也可以根據需要設計元件(元件的功能可用HDL表達，也可仍用原理圖表達)。當然最一般化、最普適性的輸入方法是HDL程序的文本方式。這種方式最為通用。如果編譯後形成的文件是標准VHDL文件，在綜合前即可以對所描述的內容進行模擬，稱為行為模擬。即將設計源程序直接送到VHDL模擬器中模擬。因為此時的模擬只是根據VHDL的語義進行的，與具體電路沒有關系。在模擬中，可以充分發揮VHDL中的適用於模擬控制的語句，對於大型電路系統的設計，這一模擬過程是十分必要的，但一般情況下，可以略去這一步驟.
圖2-2 FPGA / CPLD開發流程
設計的第三步是綜合，將軟體設計與硬體的可實現性掛鉤，這是將軟體轉化為硬體電路的關鍵步驟。綜合器對源文件的綜合是針對某一FPGA/CPLD供應商的產品系列的，因此，綜合後的結果具有硬體可實現性。在綜合後，HDL綜合器一般可生成EDIF, XNF或VHDL等格式的網表文件，從門級來描述了最基本的門電路結構。有的EDA軟體，具有為設計者將網表文件畫成不同層次的電路圖的功能。綜合後，可利用產生的網表文件進行功能模擬，以便了解設計描述與設計意圖的一致性。功能模擬僅對設計描述的邏輯功能進行測試模擬，以了解其實現的功能是否滿足原設計的要求，模擬過程不涉及具體器件的硬體特性，如延遲特性。一般的設計，這一層次的模擬也可略去。綜合通過後必須利用FPGA/CPLD布局/布線適配器將綜合後的網表式文件針對某一具體的目標器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優化、布局布線。適配完成後，EDA軟體將產生針對此項設計的多項結果:1適配報告:內容包括晶元內資源分配與利用、引腳鎖定、設計的布爾方程描述情況等;2時序模擬用網表文件;3下載文件，如JED或POF文件;4適配錯誤報告等。時序模擬是接近真實器件運行的模擬，模擬過程中己將器件硬體特性考慮進去了，因此模擬精度要高得多。時序模擬的網表式文件中包含了較為精確的延遲信息。如果以上的所有過程，包括編譯、綜合、布線/適配和行為模擬、功能模擬、時序模擬都沒有發現問題，即滿足原設計的要求，就可以將適配器產生的配置/下載文件通過FPGA/CPLD編程器或下載電纜載入目標晶元FPGA或CPLD中，然後進入如圖1-2所示的最後一個步驟:硬體模擬或測試,以便在更真實的環境中檢驗設計的運行情況。這里所謂的硬體模擬，是針對ASIC設計而言的。在ASIC設計中，比較常用的方法是利用FPGA對系統的設計進行功能檢測，通過後再將其VHDL設計以ASIC形式實現;而硬體測試則是針對FPGA或CPLD直接用於電路系統的檢測而言的。
2.2.3用FPGA/CPLD進行開發的優缺點
我們認為，基於EDA技術的FPGA/CPLD器件的開發應用可以從根本上解決MCU所遇到的問題。與MCU相比，FPGA/CPLD的優勢是多方面的和根本性的:
1.編程方式簡便、先進。FPGA/CPLD產品越來越多地採用了先進的IEEE 1149.1邊界掃描測試(BST)技術(由聯合測試行動小組，JTAG開發)和ISP(在系統配置編程方式)。在+5V工作電平下可隨時對正在工作的系統上的FPGA/CPLD進行全部或部分地在系統編程，並可進行所謂菊花鏈式多晶元串列編程，對於SRAM結構的FPGA，其下載編程次數幾乎沒有限制(如Altera公司的FLEXI 10K系列)。這種編程方式可輕易地實現紅外編程、超聲編程或無線編程，或通過電話線遠程在線編程。這些功能在工控、智能儀器儀表、通訊和軍事上有特殊用途。
2.高速。FPGA/CPLD的時鍾延遲可達納秒級，結合其並行工作方式，在超高速應用領域和實時測控方面有非常廣闊的應用前景。
3.高可靠性。在高可靠應用領域，MCU的缺憾為FPGA/CPLD的應用留下了很大的用武之地。除了不存在MCU所特有的復位不可靠與PC可能跑飛等固有缺陷外，FPGA/CPLD的高可靠性還表現在幾乎可將整個系統下載於同一晶元中，從而大大縮小了體積，易於管理和屏蔽。
4.開發工具和設計語言標准化，開發周期短。由於FPGA/CPLD的集成規模非常大，集成度可達數百萬門。因此，FPGA/ CPLD的設計開發必須利用功能強大的EDA工具，通過符合國際標準的硬體描述語言(如VHDL或Verilog-HDL)來進行電子系統設計和產品開發。由於開發工具的通用性、設計語言的標准化以及設計過程幾乎與所用的FPGA/ CPLD器件的硬體結構沒有關系.
所以設計成功的各類邏輯功能塊軟體有很好的兼容性和可移植性，它幾乎可用於任何型號的FPGA/ CPLD中，由此還可以知識產權的方式得到確認，並被注冊成為所謂的IP晶元，從而使得片上系統的產品設計效率大幅度提高。由於相應的EDA軟體功能完善而強大，模擬方式便捷而實時，開發過程形象而直觀，兼之硬體因素涉及甚少，因此可以在很短時間內完成十分復雜的系統設計，這正是產品快速進入市場的最寶貴的特徵。美國TI公司認為，一個ASIC 80%的功能可用IP晶元等現成邏輯合成。EDA專家預言，未來的大系統的FPGA/CPLD設計僅僅是各類再應用邏輯與IP晶元的拼裝，其設計周期最少僅數分鍾。
5.功能強大，應用廣闊。目前，FPGA/ CPLD可供選擇范圍很大，可根據不同的應用選用不同容量的晶元。利用它們可實現幾乎任何形式的數字電路或數字系統的設計。隨著這類器件的廣泛應用和成本的大幅度下降，FPGA/CPLD在系統中的直接應用率正直逼ASIC的開發。同時，FPGA/CPLD設計方法也有其局限性。這主要體現在以下幾點:
(1).FPGA/CPLD設計軟體一般需要對電路進行邏輯綜合優化((Logic段Synthesis & Optimization)，以得到易於實現的結果，因此，最終設計和原始設計之間在邏輯實現和時延方面具有一定的差異。從而使傳統設計方法中經常採用的一些電路形式(特別是一些非同步時序電路)在FPGA/CPLD設計方法中並不適用。這就要求設計人員更加了解FPGA/CPLD設計軟體的特點，才能得到優化的設計;
(2).FPGA一般採用查找表(LUT)結構(Xilinx), AND-OR結構(Altera)或多路選擇器結構(Actel)，這些結構的優點是可編程性，缺點是時延過大，造成原始設計中同步信號之間發生時序偏移。同時，如果電路較大，需要經過劃分才能實現，由於引出端的延遲時間，更加大了延遲時間和時序偏移。時延問題是ASIC設計當中常見的問題。要精確地控制電路的時延是非常困難的，特別是在像FPGA/CPLD這樣的可編程邏輯當中。
(3). FPGA/CPLD的容量和I/O數目都是有限的，因此，一個較大的電路，需經邏輯劃分((Logic Partition)才能用多個FPGA/CPLD晶元實現，劃分演算法的優劣直接影響設計的性能;
(4).由於目標系統的PCB板的修改代價很高，用戶一般希望能夠在固定的引 分配的前提下對電路進行修改。但在晶元利用率提高，或者晶元I/O引出端很多的情況下，微小的修改往往會降低晶元的流通率;
(5).早期的FPGA晶元不能實現存儲器、模擬電路等一些特殊形式的電路。最新的一些FPGA產品集成了通用的RAM結構。但這種結構要麼利用率不高，要麼不完全符合設計者的需要。這種矛盾來自於FPGA本身的結構局限性，短期內很難得到很好的解決。
6.盡管FPGA實現了ASIC設計的硬體模擬，但是由於FPGA和門陣列、標准單元等傳統ASIC形式的延時特性不盡相同，在將FPGA設計轉向其他ASIC設計時，仍然存在由於延時不匹配造成設計失敗的可能性。針對這個問題，國際上出現了用FPGA陣列對ASIC進行硬體模擬的系統(如Quicktum公司的硬體模擬系統)。這種專用的硬體模擬系統利用軟硬體結合的方法，用FPGA陣列實現了ASIC快速原型，接入系統進行測試。該系統可以接受指定的測試點，在FPGA陣列中可以直接觀測(就像軟體模擬中一樣)，所以大大提高了模擬的准確性和效率。
2.3硬體描述語言(HDL)
硬體描述語言(HDL)是相對於一般的計算機軟體語言如C, Pascal而言的。HDL是用於設計硬體電子系統的計算機語言，它描述電子系統的邏輯功能、電路結構和連接方式。設計者可以利用HDL程序來描述所希望的電路系統，規定其結構特徵和電路的行為方式;然後利用綜合器和適配器將此程序變成能控制FPGA和CPLD內部結構、並實現相應邏輯功能的門級或更底層的結構網表文件和下載文件。硬體描述語言具有以下幾個優點:a.設計技術齊全，方法靈活，支持廣泛。b.加快了硬體電路的設計周期，降低了硬體電路的設計難度。c.採用系統早期模擬，在系統設計早期就可發現並排除存在的問題。d.語言設計可與工藝技術無關。e.語言標准，規范，易與共享和復用。就FPGA/CPLD開發來說，VHDL語言是最常用和流行的硬體描述語言之一。本次設計選用的就是VHDL語言，下面將主要對VHDL語言進行介紹。
2.3.1 VHDL語言簡介
VHDL是超高速集成電路硬體描述語言的英文字頭縮寫簡稱，其英文全名 是Very-High -Speed Integrated Circuit Hardware Description Language。它是在70- 80年代中由美國國防部資助的VHSIC(超高速集成電路)項目開發的產品，誕生於1982年。1987年底，VHDL被IEEE(The Institute of Electrical and產Electronics Engineers)確認為標准硬體描述語言。自IEEE公布了VHDL的標准版本((IEEE std 1076-1987標准)之後，各EDA公司相繼推出了自己的VHDL設計環境。此後，VHDL在電子設計領域受到了廣泛的接受，並逐步取代了原有的非標准HDL。1993年，IEEE對VHDL進行了修訂，從更高的抽象層次和系統描述能力上擴展VHDL的內容，公布了新版本的VHDL，即ANSI/IEEE std1076，1993版本。1996年IEEE 1076.3成為VHDL綜合標准。
VHDL主要用於描述數字系統的結構、行為、功能和介面，非常適用於可編程邏輯晶元的應用設計。與其它的HDL相比，VHDL具有更強的行為描述能力，從而決定了它成為系統設計領域最佳的硬體描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規模電子系統的重要保證。就目前流行的EDA工具和VHDL綜合器而言，將基於抽象的行為描述風格的VHDL程序綜合成為具體的FPGA和CPLD等目標器件的網表文件己不成問題。
VHDL語言在硬體設計領域的作用將與C和C++在軟體設計領域的作用一樣，在大規模數字系統的設計中，它將逐步取代如邏輯狀態表和邏輯電路圖等級別較低的繁瑣的硬體描述方法，而成為主要的硬體描述工具，它將成為數字系統設計領域中所有技術人員必須掌握的一種語言。VHDL和可編程邏輯器件的結合作為一種強有力的設計方式，將為設計者的產品上市帶來創紀錄的速度
2.3.2 VHDL語言設計步驟
利用VHDL語言進行設計可分為以下幾個步驟:
1.設計要求的定義。在從事設計進行編寫VHDL代碼之前，必須先對你的設計目的和要求有一個明確的認識。例如，你要設計的功能是什麼?對所需的信號建立時間、時鍾/輸出時間、最大系統工作頻率、關鍵的路徑等這些要求，要有一個明確的定義，這將有助於你的設計，然後再選擇適當的設計方式和相應的器件結構，進行設計的綜合。
2.用VHDL語言進行設計描述。
(1)應決定設計方式，設計方式一般說來有三種:自頂向下設計，自底向上設計，平坦式設計。
前兩種方式包括設計階層的生成，而後一種方式將描述的電路當作單模塊電路來進行的。自頂向下的處理方式要求將你的設計劃分成不同的功能元件，每個元件具有專門定義的輸入和輸出，並執行專門的邏輯功能。首先生成一個由各功能元件相互連接形成的頂層模塊來做成一個網表，然後再設計其中的各個元件。而自底向上的處理方法正好相反。平坦式設計則是指所有功能元件均在同一層和同一圖中詳細進行的。
(2)編寫設計代碼。編寫VHDL語言的代碼與編寫其它計算機程序語言的代碼有很大的不同，你必須清醒地認識到你正在設計硬體，編寫的VHDL代碼必須能夠綜合到採用可編程邏輯器件來實現的數字邏輯之中。懂得EDA工具中模擬軟體和綜合軟體的大致工作過程，將有助於編寫出優秀的代碼。
3.用VHDL模擬器對VHDL原代碼進行功能模擬。對於大型設計，採用VHDL模擬軟體對其進行模擬可以節省時間，可以在設計的早期階段檢測到設計中的錯誤，從而進行修正，以便盡可能地減少對設計日程計劃的影響。因為對於大型設計，其綜合優化、配置往往要花費好幾個小時，在綜合之前對原代碼模擬，就可以大大減少設計重復和修正錯誤的次數和時間。但對於小型設計，則往往不需要先對VHDL原代碼進行模擬，即使做了，意義也不大。因為對於小型設計，其綜合優化、配置花費的時間不多，而且在綜合優化之後，你往往會發現為了實現性能目標，將需要修改你的設計。在這種情況下，用戶事先在原代碼模擬時所花費的時間是毫無意義的，因為一旦改變設計，還必須重新再做模擬。
4.利用VHDL綜合優化軟體對VHDL原代碼進行綜合優化處理。選擇目標器件、輸入約束條件後，VHDL綜合優化軟體工具將對VHDL原代碼進行處理，產生一個優化了的網路表，並可以進行粗略的時序模擬。綜合優化軟體工具大致的處理過程如下:首先檢測語法和語意錯誤;然後進行綜合處理，對CPLD器件而言，將得到一組工藝專用邏輯方程，對FPGA器件而言，將得到一個工藝專用網表;最後進行優化處理，對CPLD的優化通常包括將邏輯化簡為乘積項的最小和式，降低任何給定的表達式所需的邏輯塊輸入數，這些方程進一步通過器件專用優化來實現資源配置。對FPGA的優化通常也需要用乘積項的和式來表達邏輯，方程系統可基於器件專用資源和驅動優化目標指引來實現因式分解，分解的因子可用來對實現的有效性進行評估，其准則可用來決定是對方程序系統進行不同的因式分解還是保持現有的因子。准則通常是指分享共同因子的能力，即可以被暫存，以便於和任何新生成的因子相比較。
5.配置。將綜合優化處理後得到的優化了的網路表，安放到前面選定的CPLD或FPGA目標器件之中，這一過程稱為配置。在優化
『陸』 關於直流穩壓電源的設計
1.概述
1.1課題名稱：串聯型直流穩壓電源
1.2設計目的和要求：設計並製作用晶體管、集成運算放大器電阻、電阻器、電容組成的串聯型直流穩壓電源。
指標：1、輸入電壓：220V,50Hz交流電；
2、輸出電壓：9V以下直流電壓；
3、輸出電流：最大電流為1A；
4、保護電路：過流保護、短路保護。
2.系統總體方案
圖1系統總體電路圖
3.各部分功能模塊介紹（功能描述）
3.1主要原器件介紹
（1）變壓器的設計和選擇
本次課程設計的要求是輸出為3V-6V、6V-9V、9V-12V的穩壓電源，輸出電壓較低，而一般的調整管的飽和管壓降在2-3伏左右，由 ， 為飽和管壓降，而 =12V為輸出最大電壓， =3V為最小的輸入電壓，以飽和管壓降 =3V計算，為了使調整管工作在放大區，輸入電壓最小不能小於15V，為保險起見，可以選擇220V-15V的變壓器，再由P=UI可知，變壓器的功率應該為1A×15V=15w，所以變壓器的功率絕對不能低於15w，由於串聯穩壓電源工作時產生的熱量較大，效率不高，所以變壓器功率需要選擇相對大些的變壓器。結合市場上常見的變壓器的型號明戚鏈，可以選擇常見的變壓范圍為220V-15V，額定功率20W，額定電流2A的變壓器。
（2）整流電路的設計及整流二極體的選擇
由於輸出電流最仔滾大隻要求1A，電流比較低，所以整流電路的設計可以選擇常見的單相橋式整流電路，由4個串並聯的二極體組成，具體電路如圖3所示。
圖2單相橋式整流電路
二極體的選擇：當忽略二極體的開啟電壓與導通壓降，且當負載為純阻性負載時，我們可以得到二極體的平均電壓為 ：
= = =0.9
其中 為變壓器次級交流電壓的有效值。我們可以求得 =17v。
對於全波整流來說，如果兩個次級線圈輸出電壓有效值為 ，則處於截止狀態的二極體承受的最大反向電壓將是 ，即為42.42v
考慮電網波動（通常波動為10%，為保險起見取30%的波動）我們可以得到實際的 應該大於22.1V，最大反向電壓應該大於55.2V。在輸出電流最大為1A的情況下我們可以選擇額定電流為2A，反向耐壓為1000V的二極體IN4007.
（3）濾波電容的選擇
當濾波電容 偏小時，濾波器輸出電壓脈動系數大；而 偏大時，整流二極體導通角θ偏小，整流管峰值電流增大。不僅對整流二極體參數要求高，另一方面，整流電流波形與正弦電壓波形偏離大，諧波失真嚴重，功率因數低。所以電容的取值應當有一個范圍，由前面的計算我們已經得出變壓器的次級線圈電壓為15V，當輸出電流為1A時，我們可以求得電路的負載為18Ω時，我們可以根據濾波電容的計算公式：
C=(3～5)
來求濾波電容的取值范圍，其中在電路頻率為50HZ的情況下， T為20ms則電容的取值范圍為1667-2750uF，保險起見我們可以取標准值為2200uF額定電壓為35V的鋁點解電容。
另外，由於實際電阻或電路中可能存在寄生電感和寄生電容等因素，電路中極有可能產生高頻信號，所以需要一個小的陶瓷電容來濾去這些高頻信號。我們可以選擇一個50uF的陶瓷電容來作為高頻濾波電容。
（4）穩壓電路的設計
穩壓電路組要由四部分構成：調整管，基準穩壓電路，比較放大電路，采樣電路。當采樣電路的輸出端電壓升高（降低）時采樣電路將這一變化送到A的反相輸入端，然後與同相輸入端的電位進行比較放大，運放的輸出電壓，即調整管的基極電位降低（高）；由於電路採用射極輸出形式，所以輸出電壓必然降低（升高），從而使輸出電壓得到穩定。由於輸出電流較大，達到1A，為防止電流過大燒壞調整管，需要選擇功率中等或者較大的三極體，調整管的擊穿電流必須大於1A，又由於三極體CE間的承受的最大管壓降應該大於15-6=9V，考慮到30%的電網波動，我們的調整管所能承受的最大管壓降應該大於13V，最小功率應該達到 =6.5W。我們可以選擇適合這些參數最大功率為60W,最大電流超過6A，所能承受的最大管壓降為100V。基準電路由3V的穩壓管和10KΩ的保護電阻組成。由於輸出電壓要求為3V-6V、6V-9V和9V-12V，因此采樣電路的采樣電阻應該可調，則采樣電路由一個電阻和三個可調電阻組成，根激孫據公式：
求出。其中 為輸入端的電阻， 為輸出端與共地端之間的電阻 ， 為穩壓管的穩壓值。.所以根據此公式可求的電路的輸出電壓為3V-12V。可以輸出3V-12V的電壓，運放選用工作電壓在15V左右前對電壓穩定性要求不是很高的運放，由於AD704JN的工作電壓為正負12V-正負22V，范圍較大，可以用其作為運放，因為整流後的電壓波動不是很大，所以運放的工作電源可以利用整流後的電壓來對其進行供電。為了使輸出電壓更穩定，輸出紋波更小，需奧對輸出端進行再次濾波，可在輸出端接一個5uf電容，這樣電源不容易受到負載的干擾。使得電源的性質更好，電壓更穩定，
3.2工作原理介紹
一、電路原理：該電路由電源變壓器、整流、濾波和穩壓電路四部分組成，原理圖如左。電網供給交流電壓（220v，50Hz）經電源變壓器降壓後，得到符合電路需要的交流電壓u2，然後由整流電路變換成方向不變、大小隨時間變化的脈沖電壓u3，再用濾波器濾去其交流分量，得到比較平直的直流電壓ui。最後採用穩壓電路，以保證輸出穩定的直流電壓。
二、電路原理方框圖：
三、原理說明：
（1） 單相橋式整流電路可以將單相交流電變換為直流電；
（2） 整流後的電壓脈動較大，需要濾波後變為交流分量較小的直流電壓用來供電；
（3） 濾波後的輸出電壓容易隨電網電壓和負載的變化波動不利於設備的穩定運行；
（4） 將輸出電壓經過穩壓電路後輸出電壓不會隨電網和負載的變化而變化從而提高設備的穩定性和可靠性，保障設備的正常使用；
（5） 關於輸出電壓在不同檔位之間的變換，可以將穩壓電源的電壓設置為標准電壓再對其進行變換，電壓在檔位間的調節可以通過調節電位器來進行調節，從而實現對輸出電壓的調節。
3.3穩壓電路方案選擇
方案一：此方案以穩壓管D1的電壓作為三極體Q1的基準電壓，電路引入電壓負反饋，當電網電壓波動引起R2兩端電壓的變化增大（減小）時，晶體管發射極電位將隨著升高（降低），而穩壓管端的電壓基本不變，故基極電位不變，所以由 可知 將減小（升高）導致基極電流和發射極電流的減小（增大），使得R兩端的電壓降低（升高），從而達到穩壓的效果。負電源部分與正電源相對稱，原理一樣。
圖3 方案一穩壓部分電路
方案二：該方案穩壓電路部分如圖2所示，穩壓部分由調整管（Q1、Q2組成的復合管），比較電路（集成運放U2A），基準電壓電路（穩壓管D1 BZV55-B3V0），采樣電路組成（采樣電路由R2、R3、R4、R5組成）。當采樣電路的輸出端電壓升高（降低）時采樣電路將這一變化送到A的反相輸入端，然後與同相輸入端的電位進行比較放大，運放的輸出電壓，即調整管的基極電位降低（升高）；由於電路採用射極輸出形式，所以輸出電壓必然降低（升高），從而使輸出電壓得到穩定。
圖4
對以上兩個方案進行比較，可以發發現第一個方案為線性穩壓電源，具備基本的穩壓效果，但是只是基本的調整管電路，輸出電壓不可調，而且輸出電流不大，而第二個方案使用了集成運放和調整管作為穩壓電路，輸出電壓可以通過開關J1在3-6V、6-9V、9-12V之間調節，功率也較高，可以輸出較大的電流。穩定效果也比第一個方案要好，所以選擇第二個方案作為本次課程設計的方案。
3.4元器件清單
名稱及標號 型號及大小 數量
變壓器 220V-9V 1個
極性電容 200uF 1個
普通電容 0.01uF 1個
0.33uF 1個
電阻 30 1個
510 2個
620Ω 1個
1k 1個
1.5k 1個
2.7k 1個
可變電阻 200 1個
1k 1個
穩壓管 IN4735 1個
橋式整流二極體 2N4922 1 個
保護三極體 3DG6 2個
3DG12 1個
4.功能測試
一、模擬圖
二、模擬結果
直流電壓的輸出波形如圖8所示：
（模擬結果一）Rpa=30℅,Rpb=30℅;
(模擬結果二) Rpa=30℅,Rpb=65℅;
參考文獻：
《模擬電子技術基礎》（第四版）
《電子技術實踐教程》 翁飛兵、陳棣湘主編
《電子實驗與電子實踐》劉榮林主編
5.心得體會
通過兩個星期的課程設計，我對電子工藝的理論有了更深的了解。其中包括焊普通元件與電路元件的技巧、印製電路板圖的設計製作、穩壓電源的工作原理等等。這些知識不僅在課堂上有效，在日常生活中更是有著現實意義，也對自己的動手能力是個很大的鍛煉。在實習中，我鍛煉了自己動手能力，提高了自己解決問題的能力。通過本次實踐也培養了我理論聯系實際的能力，提高了我分析問題和解決問題的能力，增強了獨立工作的能力。最主要的是收獲頗豐，我基本掌握手工電烙鐵的焊接技術，能夠獨立的完成簡單電子產品的安裝與焊接基本熟悉了電子產品的安裝工藝的生產流程，了解了電子產品的焊接、調試與維修方法；其次我更加熟悉了有關軟體EWB、AD6的使用，能夠熟練的使用普通萬用表。最重要的，我熟悉了常用電子器件的類別、型號、規格、性能及其使用范圍，能查找資料，查閱有關的電子器件圖書等了。
另外在這次設計中，我也遇到了不少的問題，幸運的是，最終一一解決了遇到的問題。在我們遇到不懂的問題時，利用網上和圖書館的資源，搜索查找得到需要的信息及和隊友之間相互討論顯得尤其重要了，我明白了團隊合作的重要性。這次的製作也讓我們感受到，我們在電子方面學到的只是很小的一部分知識，我們需要更多的時間來自主學習相關知識。
最後，在此感謝我們的鄧鵬和袁氫老師.，老師嚴謹細致、一絲不苟的作風一直是我學習的榜樣；老師循循善誘的教導和不拘一格的思路給予我無盡的啟迪；有了您的幫助我才順利的完成了這次課程設計。