智力搶答器裝置實驗報告

1. 多路智力競賽搶答器的設計

你可以參看一下PLC方面的書籍。這個是典型的例子。大部分教科書上都有。

2. 求智力搶答器的設計報告 （要圖） 要用74LS175 74LS20 74LS00等74LS系列的晶元製作

3. 數字邏輯課程設計報告-多人搶答器(完整版) 八位搶答器課程設計

數字邏輯課程設計

——多路搶答器

專業：學號：姓名：

多路智力競賽搶答器設計

一、設計內容及要求：

設計內容：本課題要求設計一台可供4-8名選手參加比賽的智力競賽搶答器。 設計要求： 基本功能

(1)搶答器同時供8名選手或8個代表隊比賽，分別用8個按鈕S0 ~ S7表示。 (2)設置一個系統清除和搶答控制開關S ，該開關由主持人控制。用來控制系統清零（編號顯示數碼管滅燈）和搶答的開始。

(3)搶答器具有鎖存與顯示功能。即搶答開始後，選手按動按鈕，鎖存相應的編號，並在編號顯示器上顯示該編號。同時封鎖輸入編碼電路，禁止其他選手搶答。優先搶答選手的編號一直保持到主持人將系統清除為止。 2．擴展功能

(1)搶答器具有定時搶答功能。要求定時器開始倒計時，並用定時顯示器顯示倒計時時間。

(2)參賽選手在設定時間（20秒）內搶答，搶答有效，同時定時器停止倒計時，編號顯示器上顯示選手的編號，定時顯示器上顯示剩餘搶答時間，並保持到主持人將系統清零為止。

(3)如果定時搶答時間已到，卻沒有選手搶答時，本次搶答無效。系統揚聲器報警（音響持續0.5秒），並封鎖輸入編碼電路，禁止選手超時後搶答，時間顯示器顯示0。

二、實驗內容及方法

1．組裝調試搶答器電路。

2．設計可預置時間的定時電路，並進行組裝和調試。當輸人1Hz 的時鍾脈沖信號時，要求電路能進行減計時，當減計時到零時，能輸出低電平有效的定時時間到信號。

3．組裝調試報警電路。

4．完成定時搶答器的聯調大答冊，注意各部分電路之間的時序配合關系。然後檢查電路各部分的功能，使其滿足設計要求。

搶答器框架設計

定時搶答器的總體框圖（如圖

1.1）所示，它由主體電路和擴展電路兩部

分組成。主體電路完成基本的搶答功能，即開始搶答後，當選手按動搶答按鈕時，能顯示選手的編號，同時能封鎖輸入電路，禁止其他選手搶答。擴展電路完成定時搶答的功能。

圖1

如圖所示為總體方框圖。工作原理為：接通電源後，主持人將開關撥到「清零」狀態，搶答器處於禁止狀態，編號顯示器滅燈，定時器顯示設定時間；主持人將開關置; 開始" 狀態，宣布「開始」搶答器工作。定時器倒計時，選手在定時時間內搶答時，搶答器完成：優先判斷、編號鎖存、編號顯示。當一輪搶滾宏答之後，定時器停止、禁止二次搶答、定時器顯示剩餘時間。如果再次搶答必須由主持人再次操作「清除」和「開始」狀態開關。

電路設計

1. 搶答電路設計

設計電路如圖2所示。電路選用優先編碼器 74LS148 和鎖存器 74LS297 來完成。該電路主要完成兩個功能：一是分辨出選手按鍵的先後，並鎖存優先搶答者的編號，同時解碼顯示電路顯示編號（顯示電路採用七段數字數碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無效。

圖2

工作過程：開關S 置於" 清除" 端時，RS 觸發器的 R、S 端均為0，4個觸發器輸出置0，使74LS148的優先編碼工作標志端（圖中5號端）＝0，使之處於工作狀態。當開關S 置於" 開始" 時，搶答器處於等待工作狀態，當有選手將搶答按鍵按下時（如按下S5），74LS148的輸出經RS 鎖存後，CTR=1,RBO(圖中4端) =1,七段顯示電路74LS48處於工作狀態，4Q3Q2Q=101,經解碼顯示為「5」。此外，CTR

＝1，使74LS148 優先編碼工作標志端（圖中5號端）＝1，處於禁止狀態，封鎖其他按鍵的輸入。當按鍵松開即按下時，74LS148的 此時由於仍為CTR ＝1，使優先編碼工作標志端（圖中5號端）＝1，所以74LS148仍處於禁止狀態，確保不會出二次按鍵時輸入信號，保證了搶舉嘩答者的優先性。如有再次搶答需由主持人將S 開關重新置「清除」然後再進行下一輪搶答。

2. 定時電路設計

節目主持人根據搶答器的難易程度，設計一次搶答的時間，通過預置時間電路對計數器進行預置，選用十進制同步加減計數器74LS192進行設計，計數器的時鍾脈沖由秒脈沖電路提供。具體電路如圖3。

原理及設計：該部分主要由555定時器秒脈沖產生電路、十進制同步加減計數器74LS192減法計數電路、74LS48解碼電路和2個7段數碼管即相關電路組成。具體電路如圖3所示。兩塊74LS192實現減法計數，通過解碼電路74LS48顯示到數碼管上，其時鍾信號由時鍾產生電路提供。原理及設計：該部分主要由555定時器秒脈沖產生電路、十進制同步加減計數器74LS192減法計數電路、74LS48解碼電路和2個7段數碼管即相關電路組成。具體電路如圖3所示。兩塊74LS192實現減法計數，通過解碼電路74LS48顯示到數碼管上，其時鍾信號 由時鍾產生電路提供。按鍵彈起後，計數器開始減法計數工作，並將時間顯示在共陰極七段數碼顯示管DPY_7-SEG 上，當有人搶答時，停止計數並顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時， 輸出低電平到時序控制電路，控制報警電路報警，同時以後選手搶答無效。結合我們的實際經驗及考慮到元器件的成本，我們選擇的電阻值為R1=15K，R2=68K，C=10uF，代入到上式中即得 ，即秒脈沖。

圖3

模擬電路實驗

一、 Multisim模擬電路圖

實物製作

1. 原理圖

1. 實物圖

心得體會

通過這次設計，我的理論知識掌握得更扎實，動手能力明顯提高。同時，通過網上搜索等多方面的查詢資料，我學到許多在書本上沒有的知識，也認識到理論聯系實踐的重要。在製作當中遇到了許多以前沒遇到的困難。我們利用許多的方法去解決所遇到的問題。製作好以後，雖然基本符合設計要求，但我們總覺得欠缺點什麼。這次設計，讓我感受最深是。在模擬的階段遇到很多的問題，計時電路不能隨搶答而停止，以及在實物連接後，搶答電路不能鎖存等問題。我們一定要具備一定的檢查、排除電路故障的能力。我深刻認識到了「理論聯系實際」的這句話的重要性與真實性。而且通過對此課程的設計，我不但知道了以前不知道的理論知識，而且也鞏固了以前知道的知識。最重要的是在實踐中理解了書本上的知識，明白了學以致用的真諦。

4. 微機原理，智力競賽搶答器

例如：來五個隊參加搶答比賽。比源賽規則及使用設備如下：設有支持人總台及各個參賽隊分台。總台設有總台燈及音響，總台開始及總台復位按鈕。分台設有分台燈，分台搶答按鈕。各隊必須在主持人給出題目，說了「開始」並同時按了開始控制鈕後10s內進行搶答，如提前搶答，搶答器將報出「違例」信號（違例扣分）。若10s時間到，還無人搶答，搶答器將給出應答時間到的信號，該題作廢。在有人搶答的情況下，強得的隊必須在30s內完成答題。如30s沒害沒答完，則作答題超時處理。燈光及音響信號所表示的意思如下：
音響及某台燈：正常搶得
音響及某台燈加總台燈：違例
音響加總台燈：無人應答及答題超時
在一個題目回答結束，主持人按下復位按鈕。搶答器恢復原始狀態，為第二輪搶答做好准備。

5. 搶答器課程設計實驗總結怎麼寫

蘭州理工大學技術工程學院
課程設計任務書

課程名稱： 電子技術課程設計
題 目： 智力競賽搶答器

專業班級：
學生姓名：
學 號：
指導老師：
審 批：

任務書下達日期 2009年 12 月 28日 星期一
設計完成日期 2010年 1 月 8 日 星期五

設計內容與設計要求
一、設計內容：
1．設計一個可容納8組代表隊參賽的智力搶答器，每組設一個搶答按鈕，按鈕的編號與選手的編號相對應。
2. 搶答器具有第一信號鑒別及數據鎖存功能。主持人將設備復位（清零）後，發出搶答指令，當第一組參賽者觸動按鈕時，該組指示燈亮。此後，其他組別觸動按鈕無效。
3. 設計一個用數碼管顯示1~8組中最先搶答組別的電路。
4. 搶答器具有定時30S搶答的功能，當主持人發出搶答指令後開始減計時，並用顯示器顯示時間。當搶答時間到，蜂鳴器鳴叫發出報警信號，並封鎖輸入電路，禁止選手超時搶答。
5．設計一個犯規判別電路，並用指示燈顯示。
6．設置記分顯示電路，每組預置100分，答對1次加10分，答錯1次減10分。
7．功能擴展（自選）
二、設計要求：
1．思路清晰，給出整體設計框圖和總電路圖；
2．單元電路設計，給出具體設計思路和電路；
3．寫出設計報告；

主要設計條件
1． 在實驗樓南樓的四樓「綜合實驗室」和「電子實驗室」調試。
2． 提供調試用實驗箱和電路所需元件及晶元。
說明書格式
1． 課程設計封面；
2． 任務書；
3． 說明書目錄；
4． 設計總體思路，基本原理和框圖（總電路圖）；
5． 單元電路設計（各單元電路圖）；
6． 安裝、調試步驟；
7． 故障分析與電路改進；
8． 總結與體會；
9． 附錄（元器件清單）；
10． 參考文獻；
11．課程設計成績評分表

目錄

1 緒論 6
2 設計方案 7
2.1 設計方案和要求 7
2.2 設計思想和原理 8
2.3 單元電路的設計 8
（1）搶答器部分電路設計 8
（2）定時電路設計 9
（3）報警電路設計 11
（4）計分電路設計 11
2.4 總體設計 12
3 EWB模擬 15
4故障分析與電路改進 15
5部分重要原件引腳圖及其功能表 18
6心得體會 20
7附錄 22
參考文獻 22

1 緒論

智力競賽是一種生動活潑的教育方式，而搶答就是智力競賽中非常常見的一種答題方式。搶答能引起參賽者和觀眾的極大興趣，並且能在極短的時間內，使人們迅速增加一些科學知識和生活常識。但是，在這類比賽中，對於誰先誰後搶答，在何時搶答，如何計算答題時間等等問題，若是僅憑主持人的主觀判斷，就很容易出現誤判。所以，我們就需要一種具備自動鎖存，置位，清零等功能智能搶答器來解決這些問題。
在本次課程設計中，將主要設計一個供八人使用的定時搶答器。他要實現以下主要功能：（1）為8位參賽選手各提供一個搶答按鈕，分別編號S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系統的清零與搶答開始；（3）搶答器要有數據鎖存與顯示的功能。搶答開始後，若有任何一名選手按動搶答按鈕，則要顯示其編號至系統被主持人清零，並且揚聲器發生提示，同時其他人再按對應按鈕無效；（4）搶答器要有自動定時功能，並且一次搶答時間由主持人任意設定。當主持人啟動「開始」鍵後，定時器自動減計時，並在顯示器上顯示。同時揚聲器上發出短暫聲響；（5）參賽選手只有在設定時間內搶答方為有效搶答。若搶答有效，則定時器停止工作，並且顯示搶答開始時間直到系統被清零；（6）若設定時間內無選手進行搶答（按對應按鈕），則系統短暫報警，並且禁止選手超時搶答，定時器上顯示00數字搶答器由主體電路與擴展電路組成。優先編碼電路、鎖存器、解碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人開關啟動報警電路，以上兩部分組成主體電路。通過定時電路和解碼電路將秒脈沖產生的信號在顯示器上輸出實現計時功能，構成擴展電路。
利用本次設計出的電路製造成的定時搶答器，即可輕松實現在8人或8個代表隊之間進行的搶答比賽中進行控制，使得這一活動更加趣味、公平。

2 設計方案
2.1 設計方案和要求
1.給定的主要器件：74ls148 74ls138 74ls192 555 發光二極體 顯示器
2功能要求：設計一個智力競賽搶答球，可同時共8個選手參加比賽，並具有定時搶答功能。具體功能要求如下：
基本功能：
（1） 設計一個智力競賽搶答器，可同時供8名選手或8個代表隊參加比賽，他們的選號分別是s0，s1，s2，s3，s4，s5，s6，s7。
（2） 給節目主持人設置一個控制開關，用來控制系統的清零（編號顯示數碼管滅燈）和搶答器的開始。
（3） 搶答器具有數據鎖存和顯示功能。搶答開始後，若有選手按動搶答按鈕，編號立即鎖存，並在led數碼管上顯示選手的編號，同時揚聲器給出音響提示。此外，要封鎖輸入電路，禁止其他選手搶答。優先搶答選手的編號一直保持到主持人將系統清零為止
（4） 搶答器具有定時30S搶答的功能，當主持人發出搶答指令後開始減計時，並用顯示器顯示時間。當搶答時間到，蜂鳴器鳴叫發出報警信號，並封鎖輸入電路，禁止選手超時搶答。
（5） 設計一個犯規判別電路，並用指示燈顯示。
（6） 設置記分顯示電路，每組預置100分，答對1次加10分，答錯1次減10分。
（7） 功能擴展（自選）
2.2設計思想和原理
多路智力搶答器的組成框

該設計搶答器的電路主要是由搶答電路，觸發電路，觸發鎖存電路，七段顯示解碼器幾部分構成。
工作原理：通電後，主持人將開關撥到「清零狀態，搶答器處於禁止狀態，編號顯示器滅燈，定時器顯示設定時間：主持人將開關置「開始」狀態，宣布「開始」搶答器工作。定時器倒計時，揚聲器給出聲響提示。當定時時間到，卻沒有選手搶答時，系統報警，並封鎖輸入電路，禁止選手超時搶答。選手在定時時間內搶答時，搶答器完成：優先判斷，編號鎖存，編號顯示，揚聲器提示。當一輪搶答之後，定時器停止，禁止二次搶答，定時器顯示剩餘時間。如果再次搶答必須由主持人再次操作「清除」和「開始：狀態開關
2.3單元電路的設計
(1)搶答器電路的設計
該部分主要完成兩個功能：一是分辨選手按鍵的先後，並鎖存優先搶答者的編號，同時解碼顯示電路顯示編號；二是禁止其他選手按鍵操作無效。選用優先編碼器74ls148和RS鎖存器可以完成上述功能，所組成的電路圖如下所示。這個電路的工作原理過程：當主持人控制開關s置於「清零」
端時，RS觸發器的R非端均為0，4個觸發器輸出（Q4--Q1）全部置0，使74ls148的BI的非=0，顯示器燈滅：74ls148的選通輸入端ST的非=0，使之處於工作狀態，此時鎖存電路不工作。當主持人把開關S置於「開始」時，優先編碼器和鎖存電路同時處於工作狀態，即搶答器處於等待工作狀態，等待輸入端的信號，當有選手將鍵按下時（比如按下s5），74ls148的輸出Y2Y1Y0的非=010，YEX的非=0，經RS鎖存後，CTR=1，BI的非=1，經74ls148解碼後，顯示器顯示為「5」。此外，CRT=1,使74ls148的ST的非為高電平，封鎖其他按鍵的輸入。如果再次搶答需有主持人將S開關重新「清除」，電路復位。

（2）定時電路的設計
節目主持人可根據搶答題的難以程度，來設定某一次搶答的時間，通過
置時間電路對計數器進行預置，計數器的時鍾脈沖由秒脈沖電路提供。可預置時間的電路選用可由兩片十進制同步加減計數器74Ls192、解碼器7448、氣短數碼顯示管來進行設計。其中，兩塊74LS192實現減法計數，通過解碼電路74LS48顯示到數碼管上，其時鍾信號由時鍾產生電路提供。74192的預置數控制端實現預置數，由節目主持人根據搶答題的難易程度，設定一次搶答的時間，通過預置時間電路對計數器進行預置，計數器的時鍾脈沖由秒脈沖電路提供。按鍵彈起後，計數器開始減法計數工作，並將時間顯示在共陰極七段數碼顯示管上，當有人搶答時，停止計數並顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時， 輸出低電平到時序控制電路，控制報警電路報警，同時以後選手搶答無效。
74LS192是同步十進制可逆計數器，具備雙時鍾輸入，同時具備清零和置位功能。其管腳圖如圖所示：

（3）報警電路的設計
這部分電路我們是由555構成多諧振盪器，振盪頻率fo=1.43/【（R1+2R）C】，其輸出信號經三極體推動揚聲器。PR為控制信號，當PR為諧振盪器工作；而當PR為低電平時，電路停振。

2.4 總體電路設計和電路圖
經過以上分析，我們將各部分電路連接，並加以適當控制，即得到了八位定時搶答器的總體電路圖。如圖11所示：
其工作原理是：
八位選手編號分別為0、1、2、3、4、5、6、7，對應按鈕分別為S0、S1、S2、
S3、S4、S5、S6、S7；
首先主持人根據題目的難易程度設置搶答時間，此設定可以通過調節輸入兩片74LS192的D、C、B、A四個管腳的高低電平來進行（例如要設定時間為60s,就將十位的192的D、C、B、A分別置位為0、1、1、0，而將各位的192的D、C、B、A都置於0）。當主持人宣讀完題目說「開始」並將開關置於「開始」位置後，輸出為高電平，此高電平分為三路：一路輸出到集成單穩態觸發器74LS121的輸入端，使其產生單個周期為0.5S的脈沖，驅動報警電路發出聲響，即實現了發聲提示的功能；另一路輸出到74LS192的LD端，使其處於高電平而開始減 計數；還有一路輸出到鎖存器的C端；
若沒有選手安東按鈕，則74LS373輸出全為高電平，74LS148也輸出高電平，E0端輸出低電平至7448的滅燈輸入RI/RBO端，使得信號經7448到顯示器 上時無顯示；
當任意一路（設1）搶答器按下按鈕時，八D鎖存器74LS373工作，與輸入端相對應的輸出端（1）輸出高電平，則鎖存器輸出的八位電平經8～3八位優先編碼器74LS148編碼輸出的A0～A2成為與輸入信號相對應的三位二進制碼，而74LS148的管腳15（E0）的輸出電平由低變高，輸出到七段解碼顯示器74LS48的二進制碼經其解碼後輸出到七段共陰數碼管上，則顯示器上顯示對應的編號（1）。此時，7448的RI/RBO端輸出高電平，開關出也輸出高電平，二者經過與非門輸出低電平，經過與門還是低電平輸出到鎖存器373的C端，起到所存功能，其他選手若再按動對應按鈕也無對應輸出，，即實現了搶答功能；
同時，由於74LS148的E0段輸出高電平輸出到集成單穩態觸發器74LS121的輸入端，使其產生單個周期為0.5S的脈沖，驅動報警電路發出聲響，即實現了發聲提示的功能；
同時，74LS148的GS端輸出電平由高變低，與秒脈沖發生器產生的秒脈沖相與後輸出為0，使得無脈沖抵達計數器192的Down端。計數器停止工作，保持原來顯示不變，即實現了暫停減計數使其記錄搶答時間的功能；
當選手回答完問題後，主持人將開關置於「清零」的位置，輸出低電平，也是分為三路：一路與74148的E0端（高）與非後變為高電平輸出到373的使能端C，使得鎖存器不再鎖存數據，此時，搶答部分顯示器滅燈無顯示，實現了清零；
另一路低電平輸出到計數器192的LD端，而CR端也是低電平，所以使得對應顯示器輸出預置的數據；
若在定時部分計數器倒計時到00還無選手按動按鈕的話，兩片74LS192的借位輸出端都輸出高電平，二者相與後輸出高電平到單穩態觸發器74121的B埠，使其產生周期為0.5s的脈沖刺激報警電路發聲提示

計分電路圖

3 EWB模擬
按照總體電路圖在模擬軟體EWB上一一選擇晶元並進行連接，然後啟動開關觀察。

當模擬結果和預期一樣，則證明模擬成功。設計的電路是正確的。

4故障分析與電路改進
1． 顯示器上不顯示數字，我們從後級往前級進行測試，首先用1.5～2V的電壓作用各個筆段,看對應各筆段是否亮,判斷是否完好。若完好則繼續檢測74ls148晶元是否完好。在74ls148的A、B、C、D四個輸入端隨意輸入一組二進制數碼（用高低電平表示1和0，此處注意要用到8V以上的電源電壓），看是否能顯示數字。無顯示的故障一般問題出在這兩個環節。
2． 若顯示器上顯示的是不符合要求的數字，在設計原理正確的前提下，首先通過測試判斷74ls148的輸出a～g與LED管的a～g筆段是否連接有錯。其方法是74ls148的輸出a～g分別按規律輸入高低電平，觀察LED管是否顯示相應的數字。如果這個環節正常，則問題在二極體編碼電路，再逐一進行檢查。
3． 如果不能鎖存，或是鎖存不了1和7，則問題在鎖存電路，應該從原理上進行分析。鎖存電路的設計原理是：啟用CD4511的鎖存功能端LE，高電平有效，即輸入高電平時執行鎖存功能。鎖存器應能鎖定第一個搶答信號，並拒絕後面搶答信號的干擾。如何設計呢，我們對0～9十個數字的顯示筆段進行分析，只有0數字的d筆段亮與g筆段滅，其它數字至少有一點不成立。由此可以區分0與其它數字。我們將LED管的a筆段與g筆段的輸入信號反饋到鎖存電路，通過鎖存電路控制鎖存端LE輸入為0或1（鎖存與否）。當LED顯示器顯示為0時，LE=0，CD4511解碼晶元不鎖存；當LED顯示器顯示其它數字時， LE=1，晶元鎖存。這樣只要顯示器上顯示為0，74ls148解碼晶元才不鎖定，顯示其它數字均鎖存。所以只要有選手按了按鍵，顯示器上一定是顯示1～8的數字，LE=1晶元鎖存，之後任何其他選手再按下按鍵均不起作用。例如SB1鍵先按下，顯示器上顯示1，LE=1晶元鎖存，其他選手再按SB2～SB8，顯示器上仍顯示1，SB1按下之後的任一按鍵信號均不顯示。直到主持人按清零鍵SB9，顯示器上又顯示0，LE=0，鎖存功能解除，又開始新一輪的搶答。
若所有的數字都不能鎖存，說明不管LED顯示什麼數字，74ls148管腳的5腳輸入為電平，可能是5腳與地短接或者是鎖存電路的兩個二極體VD13和VD14斷開等故障；若只有1和7兩個數字不顯示則可以分析一下其原因：顯示1和7數字時g段不亮，74ls148的g輸出端為低電平，VD14截止，而b段亮d段不亮本應該三極體VT截止而使VT13導通，產生高電平（鎖存信號）給LE，現在不能鎖存說明VD13截止，推斷是三極體擊穿損壞。
4． 在測試的過程中我們一定要注意，高低電平的測試電壓數值要針對不同的電路而選取不同的數值。比如，針對LED管，高電平只能用1.5～2V,而在CD4511的輸入端高電平要用到8V以上的電源電壓。選高了，會燒管子；選低了，會看不到效果，甚至產生誤判斷。
5. 判斷PNP型和MPN型晶體管：用萬用表的R×1k(或者R×100)檔。用黑表筆接晶體管的某一個管腳，用紅表筆分別接其它兩腳。如果表 針指示的兩個阻值都很大，那麼黑表筆接晶體管的某一個管腳，用紅表筆接其它兩腳。如果表針指示的兩個阻值都很大，那麼黑表筆所 接的那一個管腳是PNP型的基極，如果表針指示的兩個阻值都很小，那麼黑表筆所接的那個一個管腳是NPN型的基極；如果表針指示的阻 值一個很大，一個很小，那麼黑表筆所接的那一個管腳不是基極。這就要另換一個管腳來試。以上方法，不但可以判斷基極，而且可以 判斷是PNP型還是NPN型晶體管。
判斷基極後就可以進一步判斷集電極和發射極。先假定一個管腳是集電極，另一個管腳是發射極。然後反過來，把原先假定的管腳對調一下，再估測β值，其中，β值大的那次的假定是對的。這樣就把集電極個發射極也判

5部分重要原件引腳圖及其功能表
（1）74ls148

管腳圖

（2）74ls192

管腳圖

功能表

（3）555

管腳圖

6 總結與體會
轉眼間兩周數字電子課程設計轉眼就結束了，通過這次課程設計，我學會了許多課本上學不到的東西，同時也加強了我的動手、思考和解決問題的能力，受益匪淺。
通過楊老師的講課，楊老師從整體上給我們說明了設計的大體思路，每一步該實現怎麼樣的功能，怎麼實現該功能。而我們的任務是通過這次楊老師的講課去找資料了解各晶元的功能，並通過晶元實現其功能。接下來的任務就去找資料，設計電路圖，並且模擬。
為了弄懂74LS192晶元的功能，我從圖書館里借來了好幾本書，同時也在網上找了資料再到邏輯功能，經過一番努力終於解決啦，還有其它的晶元的功能也要慢慢的去琢磨。而在課程設計過程中，我覺得是對課本知識的鞏固和加強，由於課本上的知識太多，同時平時課間又沒有好好的運用額理解個個元件的功能，而且考試的內容有限，所以在這次課程設計過程中，我們了解很多元件的功能，對其在電路中的使用有更多的認識。
從前的學習過程過於浮淺，只是流於表面的理解，而現在要做課程設計，就不得不要求我們對所用到的知識有更深層次的理解。因為課程設計的內容比及書本中的理論知識而言，更接近於現實生活，而理論到實踐的轉化往往是一個艱難的過程，它猶如一隻攔路虎，橫更在我們的面前。但是我們毫不畏懼，因為我們相信我們能行。
前幾天的主要任務是設計和模擬出主體電路。雖然在設計中會遇到這樣那樣的問題，有時認為是正確的，而在模擬中卻出現了這樣那樣的問題。比如說在設計好的主電路圖要實現南北各燈泡的狀態，電路圖我認為是對的，而在模擬的是後去出現了問題，就是出現了一個出狀態，其它的都是正確的，經過了反復的檢查沒什麼問題，後來問楊老師，其實沒有問題，在實際中就不會出現了這種問題啦，所以有不懂的還是要問老師，那樣還節省很多的時間。
電路圖接好了，下面就是接線啦，這可是一個比較麻煩的事。首先要測試個晶元是否有問題，電路板有沒有問題，以及導線是不是斷了。這一系列的工作都是細心的事，容不的半點馬虎。在接線的時候要細心和耐心、恆心，這樣才能做好事情。首先是線的布局上既要美觀又要實用和走線簡單，兼顧到方方面面去考慮是很需要的，否則只是一紙空話。同時接好了一步電路以後，最為重要的是檢查這部分是不是接對了。
通過這次課程設計使我懂得了理論與實際相結合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結合起來，從理論中得出結論，才能真正為社會服務，從而提高自己的實際動手能力和獨立思考的能力。在設計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在設計的過程中發現了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。
此次課程設計，學到了很多課內學不到的東西，比如獨立思考解決問題，出現差錯的隨機應變，和與人合作共同提高，都受益非淺，今後的製作應該更輕松，自己也都能扛的起並高質量的完成項目。
兩周的課程設計已經結束，我將珍藏這段難忘的時光，是她讓我讓我知道，任何一種小小的成績後面，也許就隱藏著許許多多不為人的艱辛。
在此，我要感謝給予我們精心輔導的楊老師，還有其他代理課程設計的老師，也向他們表示衷心的感謝！

7 附錄.元器件清單
74ls148 1個 74ls138 1個 74ls192 2個 555 2個 JK觸發器 2個 麵包板 1塊 調試箱 1個

參 考 文 獻
1．《電子線路設計、實驗、測試》（第二版）
華中理工大學出版社-------謝自美 主編
2．《新型集成電路的應用》---------電子技術基礎課程設計
華中理工大學出版社 梁宗善 主編
3．《電子技術基礎實驗》
高等教育出版社-------------陳大欽 主編
4．《電子技術課程設計指導》
高教出版社-------------------彭介華 主編

6. 八路搶答器課程設計，急用~~~！！！~~~~高分

電子技術課程設計

——————八路智力競賽搶答器

學院： 華科學院
專業，班級：電氣工程及其自動化062203H
姓名 段超
學號： 200622050308
指導老師： 黃慶彩

2008年1月

目錄
一 設計任務與要求……………………………………3

二 總體框圖……………………………………………3

三 選擇器件……………………………………………4

四 功能模塊……………………………………………6

五 電路的裝配調試……………………………………9

六 心得體會……………………………………………11

八路智力競賽搶答器

一．設計任務與要求
1.任務和要求
搶大器能容納8名選手，並且給出相應的編號為1、2、3、4、5、6、7、8，為每名選手設置一個按鍵。為了簡化設計，可以利用試驗儀上的邏輯電平開關。（這部分要求由我主要負責）
設置一個給工作人員清零的開關，以便能開始新的一輪的搶答。為了簡化設計，可以利用試驗儀上的邏輯電平開關。
用LED數碼管顯示獲得優先搶答的選手的編號，一直保持到工作人員清零或1分鍾倒記時答題時間結束為止。
用LED數碼管顯示有效搶答後的1分鍾到記時答題時間。
用喇叭發聲知識有效搶答及答題時間的結束。（這部分要求由我主要負責）
秒信號不必考慮時間精度，可利用試驗儀上所提供的連續脈沖（方波）。
二．總體框圖
根據設計任務與要求，我初步將系統分為4大功能模塊：主電路、數據採集電路、控制電路和音響電路。可將主電路分為一個十六進制（實現一分鍾倒記時答題時間）計數、解碼、顯示電路；數據採集電路（獲得優先搶答選手的編號）分為8路搶答開關、八D數據鎖存器、優先編碼器、加1電路；控制電路分為鎖存控制、倒記時控制、音響控制；音響電路分為單穩態觸發器、音振及喇叭電路。以下是我設計的總體框圖：如圖1所示

圖一 總體框圖
三．選擇器件
整個電路的電子器件有：555定時器，74LS192，74LS148，74LS373，74LS00，74LS04以及若干電容和電阻。我詳細介紹一下我所設計的這兩個電路中所用到的重要器件（555定時器和 74LS373）：
1．555定時器
555 定時器是一種模擬和數字功能相結合的中規模集成器件。555 定時器成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現多諧振盪器、單穩態觸發器及施密特觸發器等脈沖產生與變換電路。它也常作為定時器廣泛應用於儀器儀表、家用電器、電子測量及自動控制等方面。555 定時器的內部電路框圖和外引腳排列圖分別如下圖2：
圖2 555定時器的內部電路框圖和外引腳排列圖
它內部包括兩個電壓比較器，三個等值串聯電阻，一個 RS 觸發器，一個放電管 T 及功率輸出級。它提供兩個基準電壓VCC /3 和 2VCC /3 555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制 RS 觸發器和放電管的狀態。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比較器 A1 的反相輸入端的電壓為 2VCC /3，A2 的同相輸入端的電壓為VCC /3。若觸發輸入端 TR 的電壓小於VCC /3，則比較器 A2 的輸出為 1，可使 RS 觸發器置 1，使輸出端 OUT=1。如果閾值輸入端 TH 的電壓大於 2VCC/3，同時 TR 端的電壓大於VCC /3，則 A1 的輸出為 1，A2 的輸出為 0，可將 RS 觸發器置 0，使輸出為 0 電平。
2．74LS373
74373八D鎖存器為三態輸出的8 D透明鎖存器, 373的輸出端O0-O7可直接與匯流排相連。當三態允許控制端OE為低電平時，O0-O7為正常邏輯狀態，可用來驅動負載或匯流排。當OE為高電平時，O0-O7呈高阻態，即不驅動匯流排，也不為匯流排的負載，但鎖存器內部的邏輯操作不受影響。當鎖存允許端LE為高電平時，O隨數據D而變。當LE為低電平時，O被鎖存在已建立的數據電平。當LE端施密特觸發器的輸入滯後作用，使交流和直流雜訊抗擾度被改善400mV。
373引出端符號：
D0～D7-----數據輸入端OE-----三態允許控制端
LE-----鎖存允許端 O0-O7-----輸出端

74LS373外部管腿圖、真值表、邏輯圖，如下圖3所示：

圖3 74LS373外部管腿圖、真值表、邏輯圖
真值表中：L——低電平； H——高電平； X——不定態； Q0——建立穩態前Q的電平； G——輸入端，與8031ALE連高電平：暢通無阻低電平：關門鎖存。圖中OE——使能端，接地。當G=「1」時，74LS373輸出端1Q—8Q與輸入端1D—8D相同；當G為下降沿時，將輸入數據鎖存。
四．功能模塊
根據設計任務與要求，我初步將系統分為4大功能模塊：主電路、數據採集電路、控制電路和音響電路。
1.主電路由六十進制計數器和解碼、顯示電路兩部分組成。
2.控制電路由鎖存控制和倒計時控制兩部分組成。
以上的這兩大模塊部電路均由我的搭檔負責
以下的數據採集電路和音響電路兩個模塊是由我主要負責，下面我就詳細說明我所設計的這兩模塊：
3．數據採集電路
（1）．八路搶答開關
為8位選手提供8個搶答的按鈕，這樣可以在松開按鈕後及時復位，為下次做准備。這部分我利用的是試驗儀上的8個邏輯開關，在接電路圖的時候，只用一個開關模擬。
（2）.八D數據鎖存器
採用八D數據鎖存器74LS373，搶答前應使鎖存允許LE=1，此時允許選手搶答，當有選手搶答有效時，要利用控制電路中的LE=0，使數據被鎖存，其它選手就搶答無效了。
（3）.優先編碼器
採用優先編碼器74LS148，因為採用了高速控制電路，因此一旦搶答，立即鎖存。
我所設計的控制電路將充分利用74LS148的兩個輸出信號：選通輸出Ys和擴展輸出YEX。
以下是我設計的數據採集電路電路圖如圖4所示：

圖4數據採集電路

4．音響電路
（1）.單穩態觸發器
設音響提示時間為2秒左右，可採用一脈寬為2秒的單穩態觸發器實現。
實現單穩態觸發器的方法有很多，可以用與非門或者非門電路實現微分型單穩、利用施密特觸發器實現單穩、集成單穩等。現採用555定時器實現，注意其脈寬的計算公式為tw=1.1RC.若一個負脈沖觸發信號到來，將有效觸發單穩態電路產生一個脈寬為2秒的正脈沖。
（2）.音頻振盪器及喇叭電路
利用555定時器實現頻率約1kHz的音頻振盪器，因555定時器有較強的功率輸出能力，可以直接推動喇叭輸出。
當單穩態觸發器進入暫穩態產生一個正脈沖時，控制555定時器開始工作，發出響聲；當單穩態觸發器自動返回穩態後，555定時器清零，不能發聲。
以下是我設計的電路圖如圖5所示：

圖5 音響電路
五 電路的裝配與調試
1．由圖中所示的定時搶答器的總體方框，按時信號的流向分單元裝配，逐級級聯。
2．我接好電路後，開始檢驗我的結果，發現當有選手搶答後，沒有開始倒計時，經過老師的指正我們找到了原因，並立即改正，實現了要求的結果。
3．我將裁判的開關撥至0再撥回1時，發現是總能在任意時間重新搶答。（與設計要求相符）
4．我檢查到，當計數器減到00時，產生了一個負脈沖信號，同時也允許開始新一輪的搶答。（與設計要求相符）
5．最後我檢查的是我所設計的音響電路，當我撥動一個選手開關後，音響電路所對應的綠燈開始發光，並開始倒計時。當計數器減到00時，綠燈再次發光提示。（與設計要求相符）
現給出我所設計的總電路圖如圖6所示：

圖6 總電路圖

我的模擬結果圖如圖7所示：

圖7 分別是倒計時、數據採集、音響電路的模擬結果

六 心得體會
在設計之前，參考了許多相關的資料。在設計中又參考了以前講過的四路搶答器的原理圖，有了基本的思路。
但著手設計時，又出現了許多未預料到的問題，例如元件的選擇：在選擇編碼器時，是採用普通編碼器還是優先編碼器。普通編碼器中，任何時刻只允許輸入一個編碼信號，否則輸出將發生混亂。所以選擇了優先編碼器。但是74LS系列中眾多不同管腳的類型，選擇哪個作編碼器。經過查找，選擇了74LS192，因為想用數字的形式顯示搶答者的編號，所以選擇了數碼顯示管，但數碼顯示管不能直接，數碼顯示管需要由TTL或CMOS集成電路驅動，所以在TTL還是CMOS集成電路上又進行了比較和選擇。最後選擇了數顯解碼器，用它將輸出的二進制代碼譯成相對應的高、低信號，用其作為數碼顯示管的驅動信號，數碼顯示管顯示出相對應的選手編號。在音響電路中，根據設計需要選擇了555定時器。
在一些設計原理上也遇到了許多新問題。發現當電源接通後，無論有無人按按鈕都會使音樂集成電路通電發出聲響，經同學以及老師的指證，發現導通的原因，並及時的改正。
通過這次八路搶答器的設計，我發現了以往學習中的許多不足，也讓我掌握了以往許多掌握的不太牢的知識，感覺學到了很多東西。三周的課程設計，留給我印象最深的是要設計一個成功的電路，必須要有耐性和堅持下去的毅力。在整個電路的安裝調試的過程中，花費時間最多的是各個元件電路的連接，電路的細節設計以及連完線路後的檢查工作上，其中在連接電路是出現問題比較多，在555元件和74LS192元件的連接的調試的時候出現了問題在老師的指導和講解下我門有了更深刻的認識，同時對元件的原理的功能了解的更多更深刻。在這次過程中，我深刻的體會到在設計過程中，需要反復實踐，其過程很可能相當的煩瑣，有時花很長時間檢查電路故障，分析原因，那時心中就有點灰心，有時還特別想放棄，此時更需要靜下心來，更仔細的查找原因。
總之，這次實驗過程中我受益匪淺，在摸索我和我的搭檔實現了課題所要求的結果。培養了我的設計思維，增加了動手操作的能力。更讓我體會到實現電路功能喜悅。

7. 四路搶答器

是PROTUES模擬的電路，你必須要安裝這個軟體，我模擬過的，不然就只能給你圖紙了。分給我吧。

8. 描述下本電路是如何實現四路輸入搶答功能的

vvc：設計一個4人參加的智力競賽搶答計時器
1：當有某一個參賽者下按搶答開關時。相應顯示等亮。並伴有聲響；且此時搶答器不再接受其他輸入信號；
2：電路具有回答問題時間控制功能。要求回答問題小於等於100s（顯示0——99s）。時間顯示採用倒計時方式。當達到限定時間時。發出聲響以示警告
3：有清零復位功能
補充：設計5v穩壓電源供給電路
實驗四 多路智力搶答器
實驗目的
1、熟悉智力競賽搶答器的工作原理
2、掌握搶答電路、優先編碼電路、鎖存電路、定時電路、報警電路、時序控制電路、解碼電路、顯示電路及報警電路的設計方法
實驗任務
基本功能
1、設計一個多路智力競賽搶答器，同時供 8 個選手參賽，編號分別為 0 到 7 ，每個用一搶答按鍵。
2、給節目主持人一個控制開關，實現系統清零和搶答的開始。
3、具有數據鎖存和顯示功能。搶答開始後，如果有選手按下搶答按鍵，其編號立即鎖存並顯示在 LED 上，同時揚聲器報警。此外，禁止其他選手再次搶答。選手編號一直保存到主持人清除。
擴展功能
1、具有定時搶答功能，可由主持人設定搶答時間。當搶答開始後，定時器開始倒計時，並顯示在 LED 上，同時揚聲器發聲提醒。
2、選手在規定時間內搶答有效，停止倒計時，並將倒計時時間顯示在 LED 上，同時報警。
在規定時間內，無人搶答時，電路報警提醒主持人，次後的搶答按鍵無效。
實驗四 多路智力搶答器
實驗原理
1、原理框圖：
2、原理簡述
定時搶答器的總體框圖如上圖所示，它由主體電路和擴展電路兩部分組成。主體電路完成基本的搶答功能，即開始搶答後，當選手按動搶答鍵時，能顯示選手的編號，同時能封鎖輸入電路，禁止其他選手搶答。擴展電路完成定時搶答的功能。
定時搶答器的工作過程是：接通電源時，節目主持人將開關置於「清除」位置，搶答器處於禁止工作狀態，編號顯示器滅燈，定時器倒計時。當定時時間到，卻沒有選手搶答時，系統報警，並封鎖輸入電路，禁止選手超時後搶答。當選手在定時時間內按動搶答鍵時，搶答器要完成以下四項工作： ①優先緞電路立即分辨出搶答者的編號，並由鎖存器進行鎖存，然後由解碼顯示電路顯示編號；②揚聲器發出短暫聲響，提醒節目主持人注意；③控制電路要對輸入編碼電路進行封鎖，避免其他選手再次進行搶答；④控制電路要使定時器停止工作，時間顯示器上顯示剩餘的搶答時間，並保持到主持人將系統清零為止。當選手將問題回答完畢，主持人操作控制開關，使系統回復到禁止工作狀態，以便進行下一輪搶答。
電路設計
1、搶答部分
a） 電路功能 ：一是將搶答選手的編號識別出並鎖存顯示到數碼管上，二是使其他選手按鍵無效；三是有人搶答時輸出時序控制信號，使計數電路停止工作並報警。
b） 原理圖：
c） 與其他電路的介面：
S ： 輸入，與主持人總控相接，此處控制數碼管的清零；
/ST ： 輸入， 74148 的使能控制端（由 7400 輸入）；
/YEX ： 輸出，報警時序控制（與 74121 相連）；
CTR ： 輸出，報警時序控制（與 7400 相連）；
d） 具體原理 ：該部分主要由 74148 優先編碼器、鎖存器 74279 、解碼器 7448 組成和按鍵、
7 段數碼管組成。如圖所示，搶答輸入端為 74148 的 /I7 到 /I0 腳，當有選手按鍵時， 74148 的相應的引腳為低電平，電路完成以下動作：
（ 1 ）、 74148 將編碼輸入到鎖存其中，並通過鎖存器由 7448 解碼後顯示到數碼管上；
（ 2 ）、 74148 解碼輸出端 /YEX ＝ 0 ，通過控制時序電路使 74148 的使能端 /ST 為 1 ， 74148 停在解碼工作，使以後其他選手的按鍵無效；
（ 3 ）、時序信號 /YEX=0 ， CTR=1 ，通過控制時序電路使計時電路停止工作，報警電路報警。
2、定時電路
a） 電路功能 ：主要實現搶答倒計時，同時通過輸出介面與時序控制電路相接，實現時序控制，當無人搶答且時間到時，報警。
b） 原理圖：
c） 與其他電路介面 ：
CLCK ： 輸入，計數脈沖，時序控制電路產生， 由 7411 輸出；
S ： 輸入，主持人總控，此處控制計數器 74192 的預置數；
BO2 ： 輸出，倒計時時間到時輸出低電平 0 ，與時序電路 74121 相接，控制報警；
d） 具體原理 ：該部分主要由 555 脈沖產生電路、 74192 減法計數電路、 7448 解碼電路和 2 個 7 段數碼管即相關電路組成。兩塊 74192 實現減法計數，通過解碼電路 7448 顯示到數碼管上，其時鍾信號由時鍾產生電路提供。 74192 的預置數控制端實現預置數，當主持人按下控制按鍵 S 時，實現預置。按鍵彈起後，計數器開始減法計數工作，並將時間顯示在 LED 上，當有人搶答時，停止計數並顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時， BO2 輸出低電平到時序控制電路，控制報警電路報警，同時以後選手搶答無效。
3、時鍾產生和時序控制電路
a） 電路功能 ：為計數電路提供計數脈沖，同時完成主持人控制以及以上各部分的邏輯控制協調，使電路正常工作