數據採集裝置的設計

⑴ 數據採集系統的發展歷史

1
第 1 章 緒論
1.1 課題研究的背景和意義
隨著工業技術的發展，數據採集裝置具有越來越廣泛的應用領域。在工業
生產過程中，受產品質量、生產成本等多方面因素影響，通常需要對工業現場
的一些參數進行監控。數據採集裝置是解決這一問題的有效手段。在科學研究
中，應用數據採集裝置可獲得被測對象的動態信息，是研究瞬間物理過程的有
力工具, 也是獲取科學奧秘的重要段之一
[1]
。在生產實踐中，為了得到我們需
要的數據，通常需要將一些由感測器輸出的模擬信號轉換成數字信號。再通過
計算機或者處理系統進行相應的處理。這種過程即被稱為數據採集
[2]
。數據采
集裝置在各個領域被廣泛應用，己滲透到了工業現場、地質勘測、醫葯器械、
電子通信、航空航天等各個領域
[3]
，為人類更好的獲取各種信息提供了便利的
條件。
傳統的數據採集裝置，都是針對特定的要求研製開發的，應用范圍窄。對
於新的需求，數據採集裝置需要進行重新設計，浪費了時間和精力。同時數據
採集的高精度特性越來越受到重視
[4][5]
，在航空航天、導航系統、環境監測等
很多領域都需要應用高精度的數據採集裝置。因此設計一款通用的高精度數據
採集裝置就顯得尤為重要。
網路化技術是數據採集發展的另一個重要技術
[6]
。隨著工業技術的飛速發
展，要求測試和處理的信息量越來越大，而且被測對象的空間位置分散，測試
任務復雜，測試系統龐大，測試單元數量多，各個測試單元與主控計算機的數
據交換量越來越大。同時由於工業現場的惡劣條件，遠程監控顯得越來越重
要。因此數據採集裝置網路化和遠程化的要求也越來越受到重視。
綜上可知，研究通用化高精度數據採集技術和網路技術，可以有效提高生
產管理的自動化水平，對於提高我國勞動生產率和推動經濟發展具有非常重要
的意義。
1.2 國內外發展現狀
1.2.1 國外數據採集裝置的現況
上個世紀 50 年代，數據採集裝置開始出現。以年美國研製的數據採集測
試系統為代表，該系統主要應用於軍事領域。目的是數據採集裝置使用中不依靠相關的測試文件，可以由對該數據採集裝置不是十分熟悉的人員進行操作。
裝置靈活性好，並且可以自動規劃完成採集任務。同時使得很多應用傳統方法
無法完成的採集任務得以解決，從而獲得了初步的認可。大約在上世紀 60 年
代後期，國外市場上開始出現成套的數據採集產品。這些數據採集產品多在特
定領域中被應用
[7]
。
上世紀 70 年代後期，伴隨微型計算機的出現與發展，採集器和控制計算
機一體化的數據採集裝置也隨之出現。因為當時此類數據採集裝置性能優越，
遠遠超過傳統的數據採集裝置，所以此類數據採集裝置發展速度驚人。
上世紀 80 年代，隨著計算機的普及，開始出現通用的數據採集裝置，這
個時期的數據採集裝置主要由採集器、介面匯流排和控制計算機組成。所使用的
介面匯流排以 GPIB 為主要代表。80 年代後期，數據採集裝置主要由工控機、單
片機和集成電路組成。將部分硬體由軟體代替，降低了成本和體積，而性能大
大增加。
上世紀 90 年代後，發達國家的數據採集技術已經廣泛應用於軍事、航空
航天和工業領域。隨著集成電路技術的發展，出現了高性能的單片數據採集系
統（DAS）。DAS 的解析度可達 16 位，采樣速度達每秒幾十萬次。數據採集技
術成為一門技術。這個時期的數據採集裝置採用模塊化結構，介面匯流排分為並
行匯流排和串列匯流排。並行匯流排的代表為 VXI 和 PXI，適用於本地數據採集，多
應用於軍事領域。串列匯流排以 RS-485 和現場匯流排 CAN 為代表
[8]
，適用於遠程
工業控制領域，但這兩種數據採集裝置均存在數據吞吐率低的缺點。
最近幾年，隨著網路技術的發展，LXI 介面的數據採集裝置開始出現。
LXI 介面是 LAN 介面在儀器領域的擴展
[9][10]
。LXI 數據採集裝置融合了 GPIB
數據採集裝置的高性能、VXI/PXI 數據採集裝置的小體積以及 LAN 的高速數
據吞吐能力等特點，是基於乙太網的新一代數據採集裝置的介面匯流排。

⑵ 液壓系統數據採集裝置的設計

液壓系統具有功率大、響應快及精度高等特點，已經廣泛應用於冶金和製造領域。但其故障又具有隱蔽性、多樣性、不確定性及因果關系復雜等特點，故障出現後不易查找原因，而且故障發生會帶來巨大的經濟損失。通常，液壓系統只能靠定期檢查和維護來排除故障，這種方法有一定的滯後性。因此需要實時監測液壓系統的狀態數據並及時分析以減少故障率，確保工程機械正常、連續運行。傳統單片機已廣泛應用於數據採集和處理中，雖然其價格便宜、易於開發，但是在存儲空間和網路傳輸方面往往難以滿足工程上的要求。因此，筆者針對液壓系統採用了基於ARM 的數據智能採集終端。

採集終端通過分布在液壓系統各處的感測器對油壓、流量和溫度3 類信號進行採集，並將採集到的信號進行濾波、放大，然後模數轉換，數據經過分析後進行統一的編排與壓縮，最後通過通信模塊進行傳輸，將數據傳輸到本地監控中心做進一步故障診斷。

1 硬體總體結構

智能數據採集終端系統採用三星的ARMS3C2440 為主控晶元、GTM900-C GPRS 為通信模塊。整個硬體系統分為3 部分： 主控模塊、數據採集模塊和通信模塊，具體結構如圖1 所示。

終端的主控模塊包括控制晶元電路、存儲電路、電源電路以及串口和JTAG 介面電路； 數據採集模塊包括感測器電路、信號調理電路以及8 路A/D轉換電路； 通信模塊包括GPRS 晶元以及外圍電路。其中ARM 與GPRS 之間的通信是通過RS-232 匯流排完成。

⑶ 基於單片機的溫度數據採集系統設計

單片機課程設計任務書

題目：基於單片機的溫度數據採集系統設計
一．設計要求
1．被測量溫度范圍：0~500℃，溫度解析度為0.5℃。
2．被測溫度點：4個，每2秒測量一次。
3．顯示器要求：通道號1位，溫度4位（精度到小數點後一位）。
顯示方式為定點顯示和輪流顯示。
4．鍵盤要求：
（1）定點顯示設定；（2）輪流顯示設定；（3）其他功能鍵。
二．設計內容
1．單片機及電源管理模塊設計。
單片機可選用AT89S51及其兼容系列，電源管理模塊要實
現高精密穩壓輸出，為單片機及A/D轉換器供電。
2．感測器及放大器設計。
感測器可以選用鎳鉻—鎳硅熱電偶（分度號K），放大器要實現熱電偶輸出的mV級信號到A/D輸入V級信號放大。
3．多路轉換開關及A/D轉換器設計。
多路開關可以選用CD4052，A/D可選用MC14433等。
4．顯示器設計。
可以選用LED顯示或LCD顯示。
5．鍵盤電路設計。
實現定點顯示按鍵；輪流顯示按鍵；其他功能鍵。
6．系統軟體設計。
系統初始化模塊，鍵盤掃描模塊，顯示模塊，數據採集模塊，標度變換模塊等。

引言：
在生產和日常生活中，溫度的測量及控制十分重要，實時溫度檢測系統在各個方面應用十分廣泛。消防電氣的非破壞性溫度檢測，大型電力、通訊設備過熱故障預知檢測，各類機械組件的過熱預警，醫療相關設備的溫度測試等等都離不開溫度數據採集控制系統。
隨著科學技術的發展，電子學技術也隨之迅猛發展，同時帶動了大批相關產業的發展，其應用范圍也越來越廣泛。近年來單片機發展也同樣十分迅速，單片機已經滲透到工業、農業、國防等各個領域，單片機以其體積小，可靠性高，造價低，開發周期短的特點被廣泛推廣與應用。傳統的溫度採集不僅耗時而且精度低，遠不能滿足各行業對溫度數據高精度，高可靠性的要求。溫度的控制及測量對保證產品質量、提高生產效率、節約能源、生產安全、促進國民經濟的發展起到重要作用。在單片機溫度測量系統中關鍵是測量溫度，控制溫度和保持溫度。溫度測量是工業對象的主要被控參數之一。本此題目的總體功能就是利用單片機和熱敏原件實現溫度的採集與讀數，利用五位LED顯示溫度讀數和所選通道號，實現熱電轉化，實現溫度的精確測量。本設計是以Atmel公司的AT89S51單片機為控制核心，通過MC14433模數轉換對所測的溫度進行數字量變化，且通過數碼管進行相應的溫度顯示。採用微機進行溫度檢測，數字顯示，信息存儲及實時控制，對於提高生產效率和產品質量、節約能源等都有重要作用。
目錄：
一、系統總體功能及技術指標的描述........................................ 5
二、各模塊電路原理描述............................................................. 5
2.1單片機及電源模塊設計...................................................... 5
2.2、AT89S51引腳說明.......................................................... 7
2.3、數據採集模塊設計........................................................ 11
2.4、多路開關......................................................................... 12
2.5、放大器............................................................................. 15
2.6、A/D轉換器..................................................................... 16
2.7、顯示器設計..................................................................... 21
2.8、鍵盤電路設計................................................................. 22
2.9、電路總體設計圖........................................................... 22
三、軟體流程圖 ...................................................................... 24
四、程序清單.............................................................................. 25
五、設計總結及體會.................................................................... 31
六、參考資料................................................................................ 32

一、系統總體功能及技術指標的描述
1. 系統的總體功能：
溫度數據採集系統，實現溫度的採集與讀書，利用五位LED顯示溫度讀數和所選通道號，實現熱電轉化的原理過程。
被測量溫度范圍：0~500℃，溫度解析度為0.5℃。被測溫度點4個，每2秒測量一次。顯示器要求：通道號1位，溫度4位（精度到小數點後一位）。顯示方式為定點顯示和輪流顯示，可以通過按鍵改變顯示方式。
2. 技術指標要求：
1．被測量溫度范圍：0~500℃，溫度解析度為0.5℃。
2．被測溫度點：4個，每2秒測量一次。
3．顯示器要求：通道號1位，溫度4位（精度到小數點後一位）。
顯示方式為定點顯示和輪流顯示。
4．鍵盤要求：
（1）定點顯示設定；（2）輪流顯示設定；（3）其他功能鍵。
二、各模塊電路原理描述
2.1單片機及電源模塊設計
如圖所示為AT89S51晶元的引腳圖。兼容標准MCS-51指令系統的AT89S51單片機是一個低功耗、高性能CHMOS的單片機，片內含4KB在線可編程Flash存儲器的單片機。它與通用80C51系列單片機的指令系統和引腳兼容。
AT89S51單片機片內的Flash可允許在線重新編程，也可用通用非易失性存儲編程器編程；片內數據存儲器內含128位元組的RAM；有40個引腳，32個外部雙向輸入/輸出（I/O）埠;具有兩個16位可編程定時器；中斷系統是具有6個中斷源、5個中斷矢量、2級中斷優先順序的中斷結構；震盪器頻率0到33MHZ，因此我們在此選用12MHZ的晶振是比較合理的；具有片內看門狗定時器；具有斷電標志POF等等。AT89S51具有PDIP、TQFP和PLCC三種封裝形式[8]。

圖5.1-1 AT89S51引腳圖

上圖就是PDIP封裝的引腳排列，下面介紹各引腳的功能。
2.2、AT89S51引腳說明
P0口：8位、開漏級、雙向I/O口。P0口可作為通用I/O口，但須外接上拉電阻；作為輸出口，每各引腳可吸收8各TTL的灌電流。作為輸入時，首先應將引腳置1。P0也可用做訪問外部程序存儲器和數據存儲器時的低8位地址/數據匯流排的復用線。在該模式下，P0口含有內部上拉電阻。在FLASH編程時，P0口接收代碼位元組數據；在編程效驗時，P0口輸出代碼位元組數據(需要外接上拉電阻)。
P1口：8位、雙向I/0口，內部含有上拉電阻。P1口可作普通I/O口。輸出緩沖器可驅動四個TTL負載；用作輸入時，先將引腳置1，由片內上拉電阻將其抬到高電平。P1口的引腳可由外部負載拉到低電平，通過上拉電阻提供電流。在FLASH並行編程和校驗時，P1口可輸入低位元組地址。在串列編程和效驗時，P1.5/MO-SI，P1.6/MISO和P1.7/SCK分別是串列數據輸入、輸出和移位脈沖引腳。
P2口：具有內部上拉電阻的8位雙向I/O口。P2口用做輸出口時，可驅動4各TTL負載；用做輸入口時，先將引腳置1，由內部上拉電阻將其提高到高電平。若負載為低電平，則通過內部上拉電阻向外部輸出電流。CPU訪問外部16位地址的存儲器時，P2口提供高8位地址。當CPU用8位地址定址外部存儲時，P2口為P2特殊功能寄存器的內容。在FLASH並行編程和校驗時，P2口可輸入高位元組地址和某些控制信號。
P3口：具有內部上拉電阻的8位雙向口。P3口用做輸出口時，輸出緩沖器可吸收4各TTL的灌電流；用做輸入口時，首先將引腳置1，由內部上拉電阻抬位高電平。若外部的負載是低電平，則通過內部上拉電阻向輸出電流。在與FLASH並行編程和校驗時，P3口可輸入某些控制信號。P3口除了通用I/O口功能外，還有替代功能，如表5.3-1所示。

表5.3-1 P3口的替代功能

引腳

符號

說明

P3.0

RXD

串列口輸入

P3.1

TXD

串列口輸出

P3.2

/INT0

外部中斷0

P3.3

/INT1

外部中斷1

P3.4

T0

T0定時器的外部的計數輸入

P3.5

T1

T1定時器的外部的計數輸入

P3.6

/WR

外部數據存儲器的寫選通

P3.7

/RD

外部數據存儲器的讀選通

RST：復位端。當振盪器工作時，此引腳上出現兩個機器周期的高電平將系統復位。
ALE/ ：當訪問外部存儲器時，ALE（允許地址鎖存）是一個用於鎖存地址的低8位位元組的書粗脈沖。在Flash 編程期間，此引腳也可用於輸入編程脈沖（）。在正常操作情況下，ALE以振盪器頻率的1/6的固定速率發出脈沖，它是用作對外輸出的時鍾，需要注意的是，每當訪問外部數據存儲器時，將跳過一個ALE脈沖。如果希望禁止ALE操作，可通過將特殊功能寄存器中位地址為8EH那位置的「0」來實現。該位置的「1」後。ALE僅在MOVE或MOVC指令期間激活，否則ALE引腳將被略微拉高。若微控制器在外部執行方式，ALE禁止位無效。
：外部程序存儲器讀選取通信號。當AT89S51在讀取外部程序時， 每個機器周期 將PSEN激活兩次。在此期間內，每當訪問外部數據存儲器時，將跳過兩個信號。
/Vpp：訪問外部程序存儲器允許端。為了能夠從外部程序存儲器的0000H至FFFFH單元中取指令，必須接地，然而要注意的是，若對加密位1進行編程，則在復位時，的狀態在內部被鎖存。
執行內部程序應接VCC。不當選擇12V編程電源時，在Flash編程期間，這個引腳可接12V編程電壓。
XTAL1：振盪器反向放大器輸入端和內部時鍾發生器的輸入端。
XTAL2：振盪器反相放大器輸出端[9]。

電源模塊設計
在影響單片機系統可靠性的諸多因素中，電源干擾可謂首屈一指，據統計，計算機應用系統的運行故障有90％以上是由電源雜訊引起的。為了提高系統供電可靠性，交流供電應採用交流穩壓器，防止電源的過壓和欠壓，直流電源抗干擾措施有採用高質量集成穩壓電路單獨供電，採用直流開關電源，採用DC-DC變換器。本次設計決定採用MAXim公司的高電壓低功耗線性變換器MAX 1616作為電壓變換，採用該器件將輸入的24V電壓變換為5V電壓，給外圍5V的器件供電。MAX1616具有如下特點：
1.4~28V電壓輸入范圍。
2.最大80uA的靜態工作電流。
3.3V/5V電壓可選輸出。
4.30mA輸出電流。
5.2％的電壓輸出精度。
電源管理模塊電路圖如下：

本電路採用該器件將輸入的24V電壓變成5V電壓，給外圍5V的器件供電，其中二極體D1是保護二極體，防止輸入電壓接反可能帶來的對電路的影響和破壞。

⑷ 基於CPLD數據採集控制系統設計

第1章 概 述
21世紀人類將全面進入信息化社會，對微電子信息技術和微電子VLSI基礎技術將不斷提出更高的發展要求，微電子技術仍將繼續是21世紀若干年代中最為重要的和最有活力的高科技領域之一。而集成電路(IC)技術在微電子領域佔有重要的地位。伴隨著IC技術的發展，電子設計自動化(Electronic Design Automation EDA)己經逐漸成為重要設計手段，其廣泛應用於模擬與數字電路系統等許多領域。
VHDL是廣泛使用的設計輸人硬體語言，可用於數字電路與系統的描述、模擬和自動設計.CPLD/FPGA（復雜可編程邏輯器件/現場可編程門陣列）為數字系統的設計帶靈活性，兼有串!並行工作方式和高集成度!高速!高可靠性等明顯的特點，CPLD/FPGA的時鍾延遲可達納秒級，結合其並行工作方式，在超高速領域和實時測控方面有非常廣泛的應用。
本次設計的目的是使用可編程邏輯器件設計一個專用的A/D轉換器的控制器，取代常用的微控制器，用於數據採集。本文講述對A/D進行數據采樣控制。設計要求用一片CPLD/FPGA，模數轉換控制器ADC和LED顯示器構成一個數據採集系統，用CPLD/FPGA實現數據採集中對A/D 轉換，數據運算，及有關數據的顯示控制。課題除了學習相應的硬體知識外，還要學習如何使用VHDL語言設計可編程邏輯器件。
未來的EDA技術向廣度和深度兩個方向發展.
(1)在廣度上，EDA技術會日益普及.在過去，由於EDA軟體價格昂貴，對硬體環境要求高，其運行環境是工作站和UNIX操作系統.最近幾年，EDA軟體平台化進展迅速，這些PC平台上的EDA軟體具有整套的邏輯設計、模擬和綜合工具.隨著PC機性能的提高，PC平台上的軟體功能將會更加完善.
(2)在深度上，EDA技術發展的下一步是ESDA伍electronic System Design Automation電子系統設計自動化)和CE (Concurrent Engineering並行設計工程).目前的各種EDA工具，如系統模擬，PCB布線、邏輯綜合、DSP設計工具是彼此獨立的.隨著技術的發展，要求所有的系統工具在統一的資料庫及管理框架下工作，由此提出了ESDA和CE概念。

第2章 EDA的發展歷程及其應用
2.1電子設計自動化(EDA)發展概述
2.1.1什麼是電子設計自動化(EDA )
在電子設計技術領域，可編程邏輯器件(如PLD, GAL)的應用，已有了很好的普及。這些器件為數字系統的設計帶來極大的靈活性。由於這類器件可以通過軟體編程而對其硬體的結構和工作方式進行重構，使得硬體的設計可以如同軟體設計那樣方便快捷。這一切極大地改變了傳統的數字系統設計方法、設計過程、乃至設計觀念。
電子設計自動化(EDA)是一種實現電子系統或電子產品自動化設計的技術，它與電子技術、微電子技術的發展密切相關，吸收了計算機科學領域的大多數最新研究成果，以高性能的計算機作為工作平台，是20世紀90年代初從CAD(計算機輔助設計)、CAM(計算機輔助製造)、CAT(計算機輔助測試)和CAE(計算機輔助工程)的概念發展而來的。EDA技術就是以計算機為工具，在EDA軟體平台上，根據硬體描述語言HDL完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合及優化、布局線、模擬，直至對於特定目標晶元的適配編譯、邏輯映射和編程下載等工作。設計者的工作僅限於利用軟體的方式來完成對系統硬體功能的描述，在EDA工具的幫助下和應用相應的FPGA/CPLD器件，就可以得到最後的設計結果。盡管目標系統是硬體，但整個設計和修改過程如同完成軟體設計一樣方便和高效。當然，這里的所謂EDA主要是指數字系統的自動化設計，因為這一領域的軟硬體方面的技術已比較成熟，應用的普及程度也已比較大。而模擬電子系統的EDA正在進入實用，其初期的EDA工具不一定需要硬體描述語言。此外，從應用的廣度和深度來說，由於電子信息領域的全面數字化，基於EDA的數字系統的設計技術具有更大的應用市場和更緊迫的需求性。
2.1.2 EDA的發展歷史
EDA技術的發展始於70年代，至今經歷了三個階段。電子線路的CAD(計算機輔助設計)是EDA發展的初級階段，是高級EDA系統的重要組成部分。它利用計算機的圖形編輯、分析和存儲等能力，協助工程師設計電子系統的電路圖、印製電路板和集成電路板圖;採用二維圖形編輯與分析，主要解決電子線路設計後期的大量重復性工作，可以減少設計人員的繁瑣重復勞動，但自動化程度低，需要人工干預整個設計過程。這類專用軟體大多以微機為工作平台，易於學用，設計中小規模電子系統可靠有效，現仍有很多這類專用軟體被廣泛應用於工程設計。80年代初期，EDA技術開始技術設計過程的分析，推出了以模擬(邏輯模擬、定時分析和故障模擬)和自動布局與布線為核心的EDA產品，這一階段的EDA已把三維圖形技術、窗口技術、計算機操作系統、網路數據交換、資料庫與進程管理等一系列計算機學科的最新成果引入電子設計，形成了CAE—計算機輔助工程。也就是所謂的EDA技術中級階段。其主要特徵是具備了自動布局布線和電路的計算機模擬、分析和驗證功能。其作用已不僅僅是輔助設計，而且可以代替人進行某種思維。CAE這種以原理圖為基礎的EDA系統，雖然直觀，且易於理解，但對復雜的電子設計很難達到要求，也不宜於設計的優化。
所以，90年代出現了以自動綜合器和硬體描述語言為基礎，全面支持電子設計自動化的ESDA(電子系統設計自動化)，即EDA階段、也就是目前常說的EDA.過去傳統的電子系統電子產品的設計方法是採用自底而上(Bottom_ Up)的程式，設計者先對系統結構分塊，直接進行電路級的設計。這種設計方式使設計者不能預測下一階段的問題，而且每一階段是否存在問題，往往在系統整機調試時才確定，也很難通過局部電路的調整使整個系統達到既定的功能和指標，不能保證設計一舉成功。EDA技術高級階段採用一種新的設計概念:自頂而下(Top_ Down)的設計程式和並行工程(Concurrent engineering)的設計方法，設計者的精力主要集中在所要電子產品的准確定義上，EDA系統去完成電子產品的系統級至物理級的設計。此階段EDA技術的主要特徵是支持高級語言對系統進行描述，高層次綜合(High Level Synthesis)理論得到了巨大的發展，可進行系統級的模擬和綜合。圖2-1給出了上述三個階段的示意圖。

圖2-1 EDA發展階段示意圖

2.1.3 EDA的應用
隨著大規模集成電路技術和計算機技術的不斷發展，在涉及通信、國防、航天、醫學、工業自動化、計算機應用、儀器儀表等領域的電子系統設計工作中，EDA技術的含量正以驚人的速度上升;電子類的高新技術項目的開發也依賴於EDA技術的應用。即使是普通的電子產品的開發，EDA技術常常使一些原來的技術瓶頸得以輕松突破，從而使產品的開發周期大為縮短、性能價格比大幅提高。不言而喻，EDA技術將迅速成為電子設計領域中的極其重要的組成部分。
電子設計專家認為，單片機時代已經結束，未來將是EDA的時代，這是極具深刻洞察力之言。隨著微電子技術的飛速進步，電子學進入了一個嶄新的時代。其特徵是電子技術的應用以空前規模和速度滲透到各行各業。各行業對自己專用集成電路(ASIC)的設計要求日趨迫切，現場可編程器件的廣泛應用，為各行業的電子系統設計工程師自行開發本行業專用的ASIC提供了技術和物質條件。與單片機系統開發相比，利用EDA技術對FPGA/CPLD的開發,通常是一種藉助於軟體方式的純硬體開發，可以通過這種途徑進行專用ASIC開發，而最終的ASIC晶元，可以是FPGA/CPLD，也可以是專制的門陣列掩模晶元，FPGA/ CPLD起到了硬體模擬ASIC晶元的作用。
2.2基於EDA的FPGA/ CPLD開發
我國的電子設計技術發展到今天，將面臨一次更大意義的突破，即FPGA/CPLD (Field Programmable Gate Array，現場可編程門陣列/Complex Programmable Logic Device，復雜可編程邏輯器件)在EDA基礎上的廣泛應用。從某種意義上說，新的電子系統運轉的物理機制又將回到原來的純數字電路結構，但卻是一種更高層次的循環，它在更高層次上容納了過去數字技術的優秀部分，對(Micro Chip Unit) MCU系統是一種揚棄，在電子設計的技術操作和系統構成的整體上發生了質的飛躍。如果說MCU在邏輯的實現上是無限的話，那麼FPGA/CPLD不但包括了MCU這一特點，而且可以觸及矽片電路的物理極限，並兼有串、並行工作方式，高速、高可靠性以及寬口徑適用性等諸多方面的特點。不但如此，隨著EDA技術的發展和FPGA/CPLD在深亞微米領域的進軍，它們與MCU, MPU, DSP, A/D, D/A, RAM和ROM等獨立器件間的物理與功能界限已日趨模糊。特別是軟/硬IP晶元(知識產權晶元;intelligence Property Core，一種已注冊產權的電路設計)產業的迅猛發展，嵌入式通用及標准FPGA器件的呼之欲出，片上系統(SOC)已經近在咫尺。FPGA/CPLD以其不可替代的地位及伴隨而來的極具知識經濟特徵的IP晶元產業的崛起，正越來越受到業內人士的密切關注。
2.2.1 FPGA/CPLD簡介
FPGA和CPLD都是高密度現場可編程邏輯晶元，都能夠將大量的邏輯功能集成於一個單片集成電路中，其集成度已發展到現在的幾百萬門。復雜可編程邏輯器件CPLD是由PAL (Programmable Array Logic，可編程陣列邏輯)或GAL (Generic Array Logic，通用陣列邏輯)發展而來的。它採用全局金屬互連導線，因而具有較大的延時可預測性，易於控制時序邏輯;但功耗比較大。現場可編程門陣列(FPGA)是由可編程門陣列(MPGA)和可編程邏輯器件二者演變而來的，並將它們的特性結合在一起，因此FPGA既有門陣列的高邏輯密度和通用性，又有可編程邏輯器件的用戶可編程特性。FPGA通常由布線資源分隔的可編程邏輯單元(或宏單元)構成陣列，又由可編程Ir0單元圍繞陣列構成整個晶元。其內部資源是分段互聯的，因而延時不可預測，只有編程完畢後才能實際測量。
CPLD和FPGA建立內部可編程邏輯連接關系的編程技術有三種:基於反熔絲技術的器件只允許對器件編程一次，編程後不能修改。其優點是集成度、工作頻率和可靠性都很高，適用於電磁輻射干擾較強的惡劣環境。基於EEPROM存儲器技術的可編程邏輯晶元能夠重復編程100次以上，系統掉電後編程信息也不會丟失。編程方法分為在編程器上編程和用下載電纜編程。用下載電纜編程的器件，只要先將器件裝焊在印刷電路板上，通過PC, SUN工作站、ATE(自動測試儀)或嵌入式微處理器系統，就能產生編程所用的標准5V, 3.3V或2.5V邏輯電平信號，也稱為ISP (In System Programmable)方式編程，其調試和維修也很方便。基於SRAM技術的器件編程數據存儲於器件的RAM區中，使之具有用戶設計的功能。在系統不加電時，編程數據存儲在EPROM、硬碟、或軟盤中。系統加電時將這些編程數據即時寫入可編程器件，從而實現板級或系統級的動態配置。
2.2.2基於EDA工具的FPGA/CPLD開發流程
FPGA/CPLD的開發流程:設計開始首先利用EDA工具的文本或圖形編輯器將設計者的設計意圖用文本方式(如VHDL, Verilog-HDL程序)或圖形方式(原理圖、狀態圖等)表達出來。完成設計描述後即可通過編譯器進行排錯編譯，變成特定的文本格式，為下一步的綜合準備。在此，對於多數EDA軟體來說，最初的設計究竟採用哪一種輸入形式是可選的，也可混合使用。一般原理圖輸入方式比較容易掌握，直觀方便，所畫的電路原理圖(請注意，這種原理圖與利用PROTEL畫的原理圖有本質的區別)與傳統的器件連接方式完全一樣，很容易為人接受，而且編輯器中有許多現成的單元器件可資利用，自己也可以根據需要設計元件(元件的功能可用HDL表達，也可仍用原理圖表達)。當然最一般化、最普適性的輸入方法是HDL程序的文本方式。這種方式最為通用。如果編譯後形成的文件是標准VHDL文件，在綜合前即可以對所描述的內容進行模擬，稱為行為模擬。即將設計源程序直接送到VHDL模擬器中模擬。因為此時的模擬只是根據VHDL的語義進行的，與具體電路沒有關系。在模擬中，可以充分發揮VHDL中的適用於模擬控制的語句，對於大型電路系統的設計，這一模擬過程是十分必要的，但一般情況下，可以略去這一步驟.

圖2-2 FPGA / CPLD開發流程
設計的第三步是綜合，將軟體設計與硬體的可實現性掛鉤，這是將軟體轉化為硬體電路的關鍵步驟。綜合器對源文件的綜合是針對某一FPGA/CPLD供應商的產品系列的，因此，綜合後的結果具有硬體可實現性。在綜合後，HDL綜合器一般可生成EDIF, XNF或VHDL等格式的網表文件，從門級來描述了最基本的門電路結構。有的EDA軟體，具有為設計者將網表文件畫成不同層次的電路圖的功能。綜合後，可利用產生的網表文件進行功能模擬，以便了解設計描述與設計意圖的一致性。功能模擬僅對設計描述的邏輯功能進行測試模擬，以了解其實現的功能是否滿足原設計的要求，模擬過程不涉及具體器件的硬體特性，如延遲特性。一般的設計，這一層次的模擬也可略去。綜合通過後必須利用FPGA/CPLD布局/布線適配器將綜合後的網表式文件針對某一具體的目標器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優化、布局布線。適配完成後，EDA軟體將產生針對此項設計的多項結果:1適配報告:內容包括晶元內資源分配與利用、引腳鎖定、設計的布爾方程描述情況等;2時序模擬用網表文件;3下載文件，如JED或POF文件;4適配錯誤報告等。時序模擬是接近真實器件運行的模擬，模擬過程中己將器件硬體特性考慮進去了，因此模擬精度要高得多。時序模擬的網表式文件中包含了較為精確的延遲信息。如果以上的所有過程，包括編譯、綜合、布線/適配和行為模擬、功能模擬、時序模擬都沒有發現問題，即滿足原設計的要求，就可以將適配器產生的配置/下載文件通過FPGA/CPLD編程器或下載電纜載入目標晶元FPGA或CPLD中，然後進入如圖1-2所示的最後一個步驟:硬體模擬或測試,以便在更真實的環境中檢驗設計的運行情況。這里所謂的硬體模擬，是針對ASIC設計而言的。在ASIC設計中，比較常用的方法是利用FPGA對系統的設計進行功能檢測，通過後再將其VHDL設計以ASIC形式實現;而硬體測試則是針對FPGA或CPLD直接用於電路系統的檢測而言的。
2.2.3用FPGA/CPLD進行開發的優缺點
我們認為，基於EDA技術的FPGA/CPLD器件的開發應用可以從根本上解決MCU所遇到的問題。與MCU相比，FPGA/CPLD的優勢是多方面的和根本性的:
1.編程方式簡便、先進。FPGA/CPLD產品越來越多地採用了先進的IEEE 1149.1邊界掃描測試(BST)技術(由聯合測試行動小組，JTAG開發)和ISP(在系統配置編程方式)。在+5V工作電平下可隨時對正在工作的系統上的FPGA/CPLD進行全部或部分地在系統編程，並可進行所謂菊花鏈式多晶元串列編程，對於SRAM結構的FPGA，其下載編程次數幾乎沒有限制(如Altera公司的FLEXI 10K系列)。這種編程方式可輕易地實現紅外編程、超聲編程或無線編程，或通過電話線遠程在線編程。這些功能在工控、智能儀器儀表、通訊和軍事上有特殊用途。
2.高速。FPGA/CPLD的時鍾延遲可達納秒級，結合其並行工作方式，在超高速應用領域和實時測控方面有非常廣闊的應用前景。
3.高可靠性。在高可靠應用領域，MCU的缺憾為FPGA/CPLD的應用留下了很大的用武之地。除了不存在MCU所特有的復位不可靠與PC可能跑飛等固有缺陷外，FPGA/CPLD的高可靠性還表現在幾乎可將整個系統下載於同一晶元中，從而大大縮小了體積，易於管理和屏蔽。
4.開發工具和設計語言標准化，開發周期短。由於FPGA/CPLD的集成規模非常大，集成度可達數百萬門。因此，FPGA/ CPLD的設計開發必須利用功能強大的EDA工具，通過符合國際標準的硬體描述語言(如VHDL或Verilog-HDL)來進行電子系統設計和產品開發。由於開發工具的通用性、設計語言的標准化以及設計過程幾乎與所用的FPGA/ CPLD器件的硬體結構沒有關系.
所以設計成功的各類邏輯功能塊軟體有很好的兼容性和可移植性，它幾乎可用於任何型號的FPGA/ CPLD中，由此還可以知識產權的方式得到確認，並被注冊成為所謂的IP晶元，從而使得片上系統的產品設計效率大幅度提高。由於相應的EDA軟體功能完善而強大，模擬方式便捷而實時，開發過程形象而直觀，兼之硬體因素涉及甚少，因此可以在很短時間內完成十分復雜的系統設計，這正是產品快速進入市場的最寶貴的特徵。美國TI公司認為，一個ASIC 80%的功能可用IP晶元等現成邏輯合成。EDA專家預言，未來的大系統的FPGA/CPLD設計僅僅是各類再應用邏輯與IP晶元的拼裝，其設計周期最少僅數分鍾。
5.功能強大，應用廣闊。目前，FPGA/ CPLD可供選擇范圍很大，可根據不同的應用選用不同容量的晶元。利用它們可實現幾乎任何形式的數字電路或數字系統的設計。隨著這類器件的廣泛應用和成本的大幅度下降，FPGA/CPLD在系統中的直接應用率正直逼ASIC的開發。同時，FPGA/CPLD設計方法也有其局限性。這主要體現在以下幾點:
(1).FPGA/CPLD設計軟體一般需要對電路進行邏輯綜合優化((Logic段Synthesis & Optimization)，以得到易於實現的結果，因此，最終設計和原始設計之間在邏輯實現和時延方面具有一定的差異。從而使傳統設計方法中經常採用的一些電路形式(特別是一些非同步時序電路)在FPGA/CPLD設計方法中並不適用。這就要求設計人員更加了解FPGA/CPLD設計軟體的特點，才能得到優化的設計;
(2).FPGA一般採用查找表(LUT)結構(Xilinx), AND-OR結構(Altera)或多路選擇器結構(Actel)，這些結構的優點是可編程性，缺點是時延過大，造成原始設計中同步信號之間發生時序偏移。同時，如果電路較大，需要經過劃分才能實現，由於引出端的延遲時間，更加大了延遲時間和時序偏移。時延問題是ASIC設計當中常見的問題。要精確地控制電路的時延是非常困難的，特別是在像FPGA/CPLD這樣的可編程邏輯當中。
(3). FPGA/CPLD的容量和I/O數目都是有限的，因此，一個較大的電路，需經邏輯劃分((Logic Partition)才能用多個FPGA/CPLD晶元實現，劃分演算法的優劣直接影響設計的性能;
(4).由於目標系統的PCB板的修改代價很高，用戶一般希望能夠在固定的引 分配的前提下對電路進行修改。但在晶元利用率提高，或者晶元I/O引出端很多的情況下，微小的修改往往會降低晶元的流通率;
(5).早期的FPGA晶元不能實現存儲器、模擬電路等一些特殊形式的電路。最新的一些FPGA產品集成了通用的RAM結構。但這種結構要麼利用率不高，要麼不完全符合設計者的需要。這種矛盾來自於FPGA本身的結構局限性，短期內很難得到很好的解決。
6.盡管FPGA實現了ASIC設計的硬體模擬，但是由於FPGA和門陣列、標准單元等傳統ASIC形式的延時特性不盡相同，在將FPGA設計轉向其他ASIC設計時，仍然存在由於延時不匹配造成設計失敗的可能性。針對這個問題，國際上出現了用FPGA陣列對ASIC進行硬體模擬的系統(如Quicktum公司的硬體模擬系統)。這種專用的硬體模擬系統利用軟硬體結合的方法，用FPGA陣列實現了ASIC快速原型，接入系統進行測試。該系統可以接受指定的測試點，在FPGA陣列中可以直接觀測(就像軟體模擬中一樣)，所以大大提高了模擬的准確性和效率。
2.3硬體描述語言(HDL)
硬體描述語言(HDL)是相對於一般的計算機軟體語言如C, Pascal而言的。HDL是用於設計硬體電子系統的計算機語言，它描述電子系統的邏輯功能、電路結構和連接方式。設計者可以利用HDL程序來描述所希望的電路系統，規定其結構特徵和電路的行為方式;然後利用綜合器和適配器將此程序變成能控制FPGA和CPLD內部結構、並實現相應邏輯功能的門級或更底層的結構網表文件和下載文件。硬體描述語言具有以下幾個優點:a.設計技術齊全，方法靈活，支持廣泛。b.加快了硬體電路的設計周期，降低了硬體電路的設計難度。c.採用系統早期模擬，在系統設計早期就可發現並排除存在的問題。d.語言設計可與工藝技術無關。e.語言標准，規范，易與共享和復用。就FPGA/CPLD開發來說，VHDL語言是最常用和流行的硬體描述語言之一。本次設計選用的就是VHDL語言，下面將主要對VHDL語言進行介紹。
2.3.1 VHDL語言簡介
VHDL是超高速集成電路硬體描述語言的英文字頭縮寫簡稱，其英文全名 是Very-High -Speed Integrated Circuit Hardware Description Language。它是在70- 80年代中由美國國防部資助的VHSIC(超高速集成電路)項目開發的產品，誕生於1982年。1987年底，VHDL被IEEE(The Institute of Electrical and產Electronics Engineers)確認為標准硬體描述語言。自IEEE公布了VHDL的標准版本((IEEE std 1076-1987標准)之後，各EDA公司相繼推出了自己的VHDL設計環境。此後，VHDL在電子設計領域受到了廣泛的接受，並逐步取代了原有的非標准HDL。1993年，IEEE對VHDL進行了修訂，從更高的抽象層次和系統描述能力上擴展VHDL的內容，公布了新版本的VHDL，即ANSI/IEEE std1076，1993版本。1996年IEEE 1076.3成為VHDL綜合標准。
VHDL主要用於描述數字系統的結構、行為、功能和介面，非常適用於可編程邏輯晶元的應用設計。與其它的HDL相比，VHDL具有更強的行為描述能力，從而決定了它成為系統設計領域最佳的硬體描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規模電子系統的重要保證。就目前流行的EDA工具和VHDL綜合器而言，將基於抽象的行為描述風格的VHDL程序綜合成為具體的FPGA和CPLD等目標器件的網表文件己不成問題。
VHDL語言在硬體設計領域的作用將與C和C++在軟體設計領域的作用一樣，在大規模數字系統的設計中，它將逐步取代如邏輯狀態表和邏輯電路圖等級別較低的繁瑣的硬體描述方法，而成為主要的硬體描述工具，它將成為數字系統設計領域中所有技術人員必須掌握的一種語言。VHDL和可編程邏輯器件的結合作為一種強有力的設計方式，將為設計者的產品上市帶來創紀錄的速度
2.3.2 VHDL語言設計步驟
利用VHDL語言進行設計可分為以下幾個步驟:
1.設計要求的定義。在從事設計進行編寫VHDL代碼之前，必須先對你的設計目的和要求有一個明確的認識。例如，你要設計的功能是什麼?對所需的信號建立時間、時鍾/輸出時間、最大系統工作頻率、關鍵的路徑等這些要求，要有一個明確的定義，這將有助於你的設計，然後再選擇適當的設計方式和相應的器件結構，進行設計的綜合。
2.用VHDL語言進行設計描述。
(1)應決定設計方式，設計方式一般說來有三種:自頂向下設計，自底向上設計，平坦式設計。
前兩種方式包括設計階層的生成，而後一種方式將描述的電路當作單模塊電路來進行的。自頂向下的處理方式要求將你的設計劃分成不同的功能元件，每個元件具有專門定義的輸入和輸出，並執行專門的邏輯功能。首先生成一個由各功能元件相互連接形成的頂層模塊來做成一個網表，然後再設計其中的各個元件。而自底向上的處理方法正好相反。平坦式設計則是指所有功能元件均在同一層和同一圖中詳細進行的。
(2)編寫設計代碼。編寫VHDL語言的代碼與編寫其它計算機程序語言的代碼有很大的不同，你必須清醒地認識到你正在設計硬體，編寫的VHDL代碼必須能夠綜合到採用可編程邏輯器件來實現的數字邏輯之中。懂得EDA工具中模擬軟體和綜合軟體的大致工作過程，將有助於編寫出優秀的代碼。
3.用VHDL模擬器對VHDL原代碼進行功能模擬。對於大型設計，採用VHDL模擬軟體對其進行模擬可以節省時間，可以在設計的早期階段檢測到設計中的錯誤，從而進行修正，以便盡可能地減少對設計日程計劃的影響。因為對於大型設計，其綜合優化、配置往往要花費好幾個小時，在綜合之前對原代碼模擬，就可以大大減少設計重復和修正錯誤的次數和時間。但對於小型設計，則往往不需要先對VHDL原代碼進行模擬，即使做了，意義也不大。因為對於小型設計，其綜合優化、配置花費的時間不多，而且在綜合優化之後，你往往會發現為了實現性能目標，將需要修改你的設計。在這種情況下，用戶事先在原代碼模擬時所花費的時間是毫無意義的，因為一旦改變設計，還必須重新再做模擬。
4.利用VHDL綜合優化軟體對VHDL原代碼進行綜合優化處理。選擇目標器件、輸入約束條件後，VHDL綜合優化軟體工具將對VHDL原代碼進行處理，產生一個優化了的網路表，並可以進行粗略的時序模擬。綜合優化軟體工具大致的處理過程如下:首先檢測語法和語意錯誤;然後進行綜合處理，對CPLD器件而言，將得到一組工藝專用邏輯方程，對FPGA器件而言，將得到一個工藝專用網表;最後進行優化處理，對CPLD的優化通常包括將邏輯化簡為乘積項的最小和式，降低任何給定的表達式所需的邏輯塊輸入數，這些方程進一步通過器件專用優化來實現資源配置。對FPGA的優化通常也需要用乘積項的和式來表達邏輯，方程系統可基於器件專用資源和驅動優化目標指引來實現因式分解，分解的因子可用來對實現的有效性進行評估，其准則可用來決定是對方程序系統進行不同的因式分解還是保持現有的因子。准則通常是指分享共同因子的能力，即可以被暫存，以便於和任何新生成的因子相比較。
5.配置。將綜合優化處理後得到的優化了的網路表，安放到前面選定的CPLD或FPGA目標器件之中，這一過程稱為配置。在優化

⑸ 求一篇通信工程畢業論文

32. 直序擴頻技術的模擬與應用(字數:14521,頁數:37 )
33. 帶CC1100無線收發模塊基本控制系統(字數:15224,頁數:50 )
34. 基於CPLD的CDMA擴頻數據機建模設計與實現(字數:14327,頁數:63 )
35. 基於單片機的智能教師點名器(字數:10627,頁數:29 )
36. Butterworth濾波器設計(字數:8348,頁數:28 )
37. MPEG-4播放技術(字數:13207,頁數:38 )
38. NAND Flash設備(字數:10928,頁數:49 )
39. P2P網路通信設計(字數:8075,頁數:39 )
40. PAM調制解調系統設計(字數:13922,頁數:43 )
41. Visual C++環境下的基於膚色圖像的人臉檢測演算法(字數:11186,頁數:28 )
42. 紅外非同步數字通信的數據採集裝置設計與實現(字數:19577,頁數:68 )
43. 基於FPGA的交織編碼器設計(字數:13239,頁數:39 )
44. 基於ofdm系統的接受分集技術(字數:11057,頁數:28 )
45. 基於編碼的OFDM系統的C語言設計與實(字數:11190,頁數:34 )
46. 基於計算機視覺庫OpenCV的文本定位演算法改進(字數:9674,頁數:32 )
47. 簡易數字電壓表設計實現(字數:7436,頁數:24 )
48. 圖像梯形退化校正的研究與實現(字數:12616,頁數:34 )
49. 上位PC機與下位單片機之間進行串口通信(字數:12645,頁數:30 )
50. 基於Zigbee技術和Atmega128單片機的無線感測器硬體開發(字數:17571,頁數:51 )

⑹ 通信工程本科快畢業了，要做畢業論文，求助大家

您的電子信息工程專業論文具體是什麼題目呢
有什麼要求呢
論文是需要多少字呢
開題報告 任務書 都搞定了不
你可以告訴我具體的排版格式要求，希望可以幫到你，祝寫作過程順利

論文如何定題目

首先看是什麼專業的題目
其次根據專業和教授的口味來定
題目盡可能不要大眾化

（一）選題
畢業論文（設計）題目應符合本專業的培養目標和教學要求，具有綜合性和創新性。本科生要根據自己的實際情況和專業特長，選擇適當的論文題目，但所寫論文要與本專業所學課程有關。
（二）查閱資料、列出論文提綱
題目選定後，要在指導教師指導下開展調研和進行實驗，搜集、查閱有關資料，進行加工、提煉，然後列出詳細的寫作提綱。
（三）完成初稿
根據所列提綱，按指導教師的意見認真完成初稿。
（四）定稿
初稿須經指導教師審閱，並按其意見和要求進行修改，然後定稿。

選題是決定畢業設計（論文）訓練成敗與質量好壞的關健之一。
1、通信工程專業本科從選題的內容上可以分為理論型畢業設計（論文）和應用型畢業設計（論文）兩大類。
2、從本科畢業設計（論文）課題的來源，也可以分為教師命題型和自選型畢業設計（論文）兩大類。
3、學生要根據通信工程專業課程群來確定選題方向，數字通信與網路交換方向及信號及信息處理方向的所有應用方面課程均可以作為選題內容。但是，電子技術應用方向及計算機應用方向必須與通信或信號信息處理相結合，其中要有與通信相關的內容。
4、從通信工程專業本科畢業設計（論文）所涉及的研究領域來看，可以是以下內容：
（1）網路交換與數據傳輸分析；
（2）通信網路或數字通信模擬（MATLAB，Systemview等）；
（3）信號及信息處理，（如數據採集，USB介面傳輸，圖像數據處理等）；
（4）紅外線遙感技術（如防盜遙感技術）
（5）網路信息安全（如編碼技術）
（6）通信類軟體開發，（如C語言與藍牙結合）
（7）數據傳輸類介面電路設計或軟體設計（如嵌入式藍牙設計）
（8）光纖、無線、移動等通信新技術方面的應用或開發；
（9）微波技術，電磁波傳輸技術，衛星雷達等方面
（10）計算機網路或計算機控制方面
（11）通信在軍事方面的應用研究；
（12）程式控制交換，互動式有線電視網等。
（13）其他與通信相關的命題。
計算機信息,通信工程,本科畢業論文參考選題

Linux(gatagram模塊)源碼分析
Linux網路子系統stream模塊分析
Linux網路子系統的FDDI模塊分析??
Linux網路子系統的hippi模塊分析
Linux網路子系統的PB022.C模塊分析
Linux網路子系統的psnap模塊分析
Linux系統中socket.c模塊的分析
港口進口業務設計與實施
基於Linux系統中sock.c模塊分析
建材商行商務管理系統
師技校網站
網路子系統PKTGEN模塊的分析
網上考核系統－杭州刑偵警務信息平檯子系統
葯庫葯品管理系統
住院管理系統
畢業設計管理系統的設計與實現
倉庫進銷存管理系統----庫存管理模塊
成績管理系統的設計與開發
杭州市自助旅遊服務系統的開發與設計
建材庫存管理系統
明星個人網站建設
農行信貸客戶查詢與信用等級管理系統
皮具銷售庫存管理信息系統的分析與實現
企業網站設計與建設
汽車俱樂部管理系統的開發與設計
人事工資管理系統
人事管理系統
瑞安市公交查詢系統的設計與實現
在線健身商品交易網站設計與實施
杭州綠化網網站設計
寧波億泰工貿有限公司企業網站設計
企業電子商務網站建設
陽光集團人事信息管理系統的設計與實現
義烏潛龍玩具廠電子商務網站建設
LG分公司家電銷售管理系統
典當行傳統物品管理系統
電纜銷售管理系統設計（訂單管理系統）
基於B/S結構的海關人事信息管理系統設計與實現
基於WEB的人力資源管理系統
家庭理財管理信息系統的設計與開發
酒店客房管理系統的分析與設計
旅行社業務管理信息系統的設計與實現
企業設備檔案管理信息系統的設計與實施
汽車在線銷售系統
人事管理系統
手機繳費帳務管理系統
台帳管理信息系統
網上書店的設計與實現
小區物業管理信息系統的設計與實現
煙草進銷存管理信息系統的設計與實現
中小型賓館客房管理系統的實施與分析
重慶九龍發電廠內部網站的設計與實現
重慶索特集團銷售信息管理系統
DirectX小型游戲程序設計與分析
基於3DS MAX三維建築模型的設計與實現
基於OPENGL的三維游戲引擎分析
貪吃蛇游戲程序設計與實現
Asp.net 2.0網路技術應用－在線實驗教學管理信息系統的開發與設計
銀行人事管理信息系統的設計與實現
珍珠及珍珠飾品（首飾）電子商務網站的設計與實現
中學圖書室圖書管理信息系統
從Perl正則表達式到關系資料庫模式
一種新型正則表達式分析樹的建立
用Perl語言抽取網頁信息
正則表達市的可視化構建
超聲圖象管理系統設計與實施
城際旅遊鐵路交通信息查詢系統的設計與實現
電腦經銷物質管理信息系統
基於Apriori演算法的學籍課程成績關聯規則挖掘研究
基於多維數據分析方法的學籍學分預警模型的研究
課程教學管理信息系統
聯創客戶關系管理系統的設計和實現
審計輔助信息管理系統的設計與實現
試題庫管理和試卷生成系統
圖書借閱信息統計分析系統的設計與實現
校園導游系統的設計與實現
醫葯銷售信息管理系統
浙江財經學院校園信息查詢網站的設計與實現--基於ASP.NET的WEB項目開發技術研究及應用
浙江財經學院信息學院網站
綜合導師工作管理信息系統
倉儲管理系統
超市商品銷售管理系統的設計與實現
車輛銷售管理系統
工廠員工管理系統
基於ASP的網上購物系統的開發與實現
基於Web技術的網路考試系統的設計與實現
健康保健網站
健身房管理軟體
酒店管理系統的設計與實現
網路銷售系統
基於LL(1)演算法實現pascal的子集的程序設計語言的語法分析
商場進銷存系統
電腦配件銷售管理系統的開發與設計
電腦銷售客戶服務管理信息系統
工資管理系統設計與實施
零售業物資管理決策系統
農村有線電視收費系統
人事檔案管理系統開發與實施
書店管理系統的設計與實現
小型旅館管理信息系統
中小型超市管理系統的設計與實現
VIP貴賓卡積分消費系統
電力參數分析系統的開發與設計
電網功率因數自動補償控制器的研究
高等院校課程安排管理系統
基於LABVIEW的糧庫PH3濃度檢測系統的研究
基於S3C44BOX+uCLinux的嵌入式用程序的設計與開發
基於單片機的電動車測速/里程測量顯示系統的設計
基於單片機的交通信號控制系統的設計
基於單片機的數字式溫度測量系統的設計
基於單片機的心率測量系統的設計
基於單片機的液滴速度測量系統的設計
駕校信息管理系統
進出口公司貨物運輸管理系統
汽車配件管理系統的設計與實施
題庫管理系統
智能行計程車計價系統的設計
個人主頁建設的設計與實現
基於XML的RDBMS數據提取方法研究
基於構件的GIS軟體開發研究
玩具租借網站的設計與開發
網路搜索引擎機制的研究
學生檔案管理信息系統的設計與實現
中小型企業人事管理系統的開發與實現
110指揮中心接處警調度管理系統
賓館客戶管理系統
個人所得稅征管系統的設計與開發
考勤管理系統的開發與設計
企業人事管理系統
信息系統安全策略的制訂
學生成績管理信息系統
第三方物流在供應鏈管理下的應用分析--區域經濟下的第三方物流
電子商務環境下的物流配送
突破電子商務瓶頸、提高物流配送效率
小區車輛收費管理系統的設計與開發
IP網路QoS解決方案Intserv/RSVP研究
當前IPV4向IPV6過渡技術淺析
服裝銷售系統
互聯網路由器備份協議HSRP的研究
拉鏈廠車間管理系統
麗水學校校園設計方案
網上聊天室程序設計
網上人才管理信息系統的設計與實現
網上銀行系統的模擬與設計
小區物業管理系統
新天地健康會館會員系統
雲和縣國稅局綜合大樓網路規劃
運輸物流信息管理系統
在線圖書零售系統
IDXP（入侵檢測信息交換協議）的標准
IDXP（入侵檢測信息交換協議）的簡易實現
IDXP協議的簡易實現
程序漏洞分析與利用
基於RoadRunner的對等體間通信技術應用研究
計算機網路安全案例分析
鞋零售業進銷存系統開發與設計
出版社期刊出版中心發行業務管理系統
紡織業務管理系統
公關營銷培訓學校業務管理系統的設計與實施
旅遊資源及客戶信息管理系統
汽配管理系統
嵊州市新型農村合作醫療征繳子系統
校園網站設計與實現——數學與統計學院網站設計
醫葯管理系統設計與實施
銀江電子科技有限公司庫存管理系統的設計與實施
浙江華天機械有限公司的客戶信息管理系統的設計與實施
住房公積金貸款管理系統
餐飲管理系統
城市公交線路查詢系統
房地產客戶管理信息系統的設計與開發
服裝生產管理系統的設計與實現
杭州偉星建材銷售系統設計與實施
基於WEB架構的幼兒園管理系統
基於XML的影片租賃系統的開發與設計
基於工作流思想的畢業設計管理系統
健康風險評估系統
社會勞動保障管理局新聞發布系統設計與實現
塑料信息網站
文件管理系統的開發與設計
新聞網站管理系統的設計與實現
醫院住院管理

1、論文題目：要求准確、簡練、醒目、新穎。
2、目錄：目錄是論文中主要段落的簡表。（短篇論文不必列目錄）
3、提要：是文章主要內容的摘錄，要求短、精、完整。字數少可幾十字，多不超過三百字為宜。
4、關鍵詞或主題詞：關鍵詞是從論文的題名、提要和正文中選取出來的，是對表述論文的中心內容有實質意義的詞彙。關鍵詞是用作機系統標引論文內容特徵的詞語，便於信息系統匯集，以供讀者檢索。 每篇論文一般選取3-8個詞彙作為關鍵詞，另起一行，排在「提要」的左下方。
主題詞是經過規范化的詞，在確定主題詞時，要對論文進行主題，依照標引和組配規則轉換成主題詞表中的規范詞語。
5、論文正文：
（1）引言：引言又稱前言、序言和導言，用在論文的開頭。 引言一般要概括地寫出作者意圖，說明選題的目的和意義, 並指出論文寫作的范圍。引言要短小精悍、緊扣主題。
〈2）論文正文：正文是論文的主體，正文應包括論點、論據、 論證過程和結論。主體部分包括以下內容：
a.提出-論點；
b.分析問題-論據和論證；
c.解決問題-論證與步驟；
d.結論。
6、一篇論文的參考文獻是將論文在和寫作中可參考或引證的主要文獻資料，列於論文的末尾。參考文獻應另起一頁，標注方式按《GB7714-87文後參考文獻著錄規則》進行。
中文：標題--作者--出版物信息（版地、版者、版期）：作者--標題--出版物信息所列參考文獻的要求是：
（1）所列參考文獻應是正式出版物，以便讀者考證。
（2）所列舉的參考文獻要標明序號、著作或文章的標題、作者、出版物信息。