智力競賽搶答器數顯裝置的設計

1. 思路智力競賽搶答器控製程序的設計與調試

回去好好看看書。。。

2. 智力競賽搶答計時器的設計（CPLD實現

這個簡單，聯系[email protected]

3. 數字電子技術課程設計：八路智力競賽搶答器的模擬電路圖

下面這個圖是五路搶答器的，按照同樣的道理多加三個就成了八路搶答器

4. PLC智力競賽搶答控制系統設計實驗

用什麼品牌的PLC呢，還有7段數碼管其實就是7個燈組合起來顯示1,2,3,4就可以了吧

5. 論文：聲光顯示智力競賽搶答器的設計

1． 1
工廠、學校和電視台等單位常舉辦各種智力競賽, 搶答記分器是必要設備。在我校舉行的各種競賽中我們經常看到有搶答的環節，舉辦方多數採用讓選手通過舉答題板的方法判斷選手的答題權，這在某種程度上會因為主持人的主觀誤斷造成比賽的不公平性。為解決這個問題，我們小組准備就本次大賽的機會製作一個低成本但又能滿足學校需要的八路數顯搶答器。本課程設計是「模擬電子技術」與「數字電子技術」兩門課程的綜合課程設計。
1． 2
本課程設計旨在培養學生綜合模擬、數字電路知識，解決電子信息方面常見實際問題的能力，掌握一般電子電路設計方法與設計步驟。促使學生積累實際電子製作經驗，准備走向更復雜更實用的應用領域，是參加「全國大學生電子競賽」前的理論與實踐相結合的綜合技能訓練。目的在於鞏固基礎、注重設計、培養技能、追求創新、走向實用。
1.3主要功能介紹
1.3.1搶答器最多可供8名選手參賽，編號為1~8號，各隊分別用一個按鈕（分別為S1~S8）控制，並設置一個系統清零和搶答控制開關S，該開關由主持人控制。
1.3.2搶答器具有數據鎖存功能,並將鎖存數據用LED數碼管顯示出來，同時蜂鳴器發出間歇式聲響（持續時間為1秒），主持人清零後，聲音提示停止。
1.3.3 搶答先後的解析度為5ms。
1.3.4 關S作為清零及搶答控制開關（由主持人控制），當開關S被按下時搶答電路清 零，松開後則允許搶答。輸入搶答信號由搶答按鈕開關S1~S8實現。
1.3.5 有搶答信號輸入（開關S1~S8中的任意一個開關被按下）時，並顯示出相 對應的組別號碼。此時再按其他任何一個搶答器開關均無效，指示燈依舊「保持」 第一個開關按下時所對應的狀態不變。
2．總體方案設計
2.1方案一：
如圖1所示為總體方框圖。其工作原理為：接通電源後，主持人將開關撥到"清零"狀態，搶答器處於禁止狀態，編號顯示器滅燈，定時器顯示設定時間；主持人將開關置;開始"狀態，宣布"開始"搶答器工作。定時器倒計時，揚聲器給出聲響提示。選手在定時時間內搶答時，搶答器完成：優先判斷、編號鎖存、編號顯示、揚聲器提示。當一輪搶答之後，定時器停止、禁止二次搶答、定時器顯示剩餘時間。如果再次搶答必須由主持人再次操作"清除"和"開始"狀態開關。

2．2方案二
實驗電路原理方框圖如圖所示。該電路作為搶答信號的接收、保持和輸出的基本電路，手動清零開關CR，S1~S8為搶答按鈕開關。
本搶答器可同時供8名選手或8個代表隊比賽，分別用8個開關S1~S8表示。同時設置一個系統清除和搶答控制開關，該開關由裁判控制。此搶答器應具有數據鎖存功能與顯示功能。即選手按動按鈕，鎖存相應的編號，並在數碼管上顯示，同時蜂鳴器發出報警聲響提示。選手搶答實行優先鎖存，優先搶答選手的編號一直保持到裁判將系統清零為止。
3單元模塊設計
3．1搶答器電路
3．1．1搶答器電路圖方框圖
3．1．2搶答器電路圖設計及電路功能介紹

設計電路見附錄圖3.1.2所示。電路選用優先編碼器 74LS148 和鎖存器 74LS279 來完成。該電路主要完成兩個功能：一是分辨出選手按鍵的先後，並鎖存優先搶答者的編號，同時解碼顯示電路顯示編號（顯示電路採用七段數字數碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：開關S置於"清除"端時，RS觸發器的 R、S端均為0，4個觸發器輸出置0，使74LS148的優先編碼工作標志端（圖中5號端）＝0，使之處於工作狀態。當開關S置於"開始"時，搶答器處於等待工作狀態，當有選手將搶答按鍵按下時（如按下S5），74LS148的輸出經RS鎖存後，CTR=1,RBO(圖中4端) =1,七段顯示電路74LS48處於工作狀態，4Q3Q2Q=101,經解碼顯示為「5」。此外，CTR＝1，使74LS148 優先編碼工作標志端（圖中5號端）＝1，處於禁止狀態，封鎖其他按鍵的輸入。當按鍵松開即按下時，74LS148的 此時由於仍為CTR＝1，使優先編碼工作標志端（圖中5號端）＝1，所以74LS148仍處於禁止狀態，確保不會出二次按鍵時輸入信號，保證了搶答者的優先性。如有再次搶答需由主持人將S開關重新置「清除」然後再進行下一輪搶答。

3．3電路參數的計算及元器件的選擇
3．3．1電路參數的計算
3．3．2元器件的選擇
4軟體設計
4．1軟體設計原理及設計所用工具
4．2主要軟體設計流程框圖
4．3功能介紹

5特殊器件介紹

5．1 74LS148為8線－3線優先編碼器，表5.1.1為其真值表，表5.1.2為其功能表,圖5.1.1為其管腳圖，圖5.1.2為其電路圖。
表5.1.1 74LS148 8線—3線二進制編碼器真值表
輸 入 輸 出
A7 A6 A5 A4 A3 A2 A1 A0 Y2 Y1 Y0
0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
74LS148工作原理如下：
該編碼器有8個信號輸入端，3個二進制碼輸出端。此外，電路還設置了輸入使能端EI，輸出使能端EO和優先編碼工作狀態標志GS。
當EI=0時，編碼器工作；而當EI=1時，則不論8個輸入端為何種狀態，3個輸出端均為高電平，且優先標志端和輸出使能端均為高電平，編碼器處於非工作狀態。這種情況被稱為輸入低電平有效，輸出也為低電來有效的情況。當EI為0，且至少有一個輸入端有編碼請求信號（邏輯0）時，優先編碼工作狀態標志GS為0。表明編碼器處於工作狀態，否則為1。由功能表可知，在8個輸入端均無低電平輸入信號和只有輸入0端（優先順序別最低位）有低電平輸入時，A2A1A0均為111，出現了輸入條件不同而輸出代碼相同的情況，這可由GS的狀態加以區別，當GS＝1時，表示8個輸入端均無低電平輸入，此時A2A1A0=111為非編碼輸出；GS＝0時，A2A1A0=111表示響應輸入0端為低電平時的輸出代碼（編碼輸出）。EO只有在EI為0，且所有輸入端都為1時，輸出為0，它可與另一片同樣器件的EI連接，以便組成更多輸入端的優先編碼器。
74LS148功能表
從功能表不難看出，輸入優先順序別的次為7，6，……，0。輸入有效信號為低電平，當某一輸入端有低電平輸入，且比它優先順序別高的輸入端無低電平輸入時，輸出端才輸出相對應的輸入端的代碼。例如5為0。且優先順序別比它高的輸入6和輸入7均為1時，輸出代碼為010，這就是優先編碼器的工作原理
5.2 鎖存器74LS279
原理：在74ls279中，由於4迴路中2迴路置位端子為兩個，所以使用其一時，整理兩個置位輸入作為1個使用，或將另一個輸入固定為「H」使用。另外，作為稍微變化74LS279 的使用方法，也可將3組作為RS鎖存器使用，剩餘的RS鎖存器作為2輸入NAND門電路使用，復位輸入例如①管腳固定為」L」時其輸入為」H」，所以可構成將②和③作為輸入，輸出為④的2輸入NAND，此變換如圖2所示。
5．3中規模集成BCD七段顯示解碼驅動器
解碼與編碼是相反的過程，是將二進制代碼表示的特定含義翻譯出來的過程。能實現解碼功能的組合邏輯電路稱為解碼器。
集成解碼器可分為三種，即：二進制解碼器、二－十進制解碼器和顯示解碼器。
二進制解碼器是將輸入的二進制代碼的各種狀態按特定含義翻譯成對應輸出信號的電路。也稱為變數解碼器。若輸入端有n位，代碼組合就有2n個，當然可譯出2n個輸出信號。
顯示解碼器由解碼輸出和顯示器配合使用，最常用的是BCD七段解碼器。其輸出是驅動七段字形的七個信號，常見產品型號有74LS48、74LS47等。
字元顯示器：分段式顯示是將字元由分布在同一平面上的若干段發光筆劃組成。電子計算器，數字萬用表等顯示器都是顯示分段式數字。而LED數碼顯示器是最常見的。通常有紅、綠、黃等顏色。LED的死區電壓較高，工作電壓大約1.5~3V，驅動電流為幾十毫安。圖5-2是七段LED數碼管的引線圖和顯示數字情況。74LS47解碼驅動器輸出是低電平有效，所以配接的數碼管須採用共陽極接法；而74LS48解碼驅動器輸出是高電平有效，所以，配接的數碼管須採用共陰極接法。數碼管常用型號有BS201、BS202等。圖5-3（a）是共陰式LED數碼管的原理圖，使用時，公陰極接地，7個陽極a~g由相應的BCD七段解碼器來驅動，如圖5-3（b）所示。
（a）引線圖 （b）七段字形組合情況
七段LED數碼管
共陰式LED數碼管的原理圖和驅動電路

上面提到，74LS48是輸出高電平有效的中規模集成BCD七段顯示解碼驅動器，它的功能簡圖和管腳引線圖如圖5-4所示。其真值表見表5-2所示。

表5-2 74LS48BCD七段解碼驅動器真值表
十進制數或功能 輸 入 輸 出
A3 A2 A1 A0 a b c d e f g
0 1 1 0 0 0 0 1 1 1 1 1 1 1 0
1 1 × 0 0 0 1 1 0 1 1 0 0 0 0
2 1 × 0 0 1 0 1 1 1 0 1 1 0 1
3 1 × 0 0 1 1 1 1 1 1 1 0 0 1
4 1 × 0 1 0 0 1 0 1 1 0 0 1 1
5 1 × 0 1 0 1 1 1 0 1 1 0 1 1
6 1 × 0 1 1 0 1 0 0 1 1 1 1 1
7 1 × 0 1 1 1 1 1 1 1 0 0 0 0
8 1 × 1 0 0 0 1 1 1 1 1 1 1 1
9 1 × 1 0 0 1 1 1 1 1 0 0 1 1
10 1 × 1 0 1 0 1 0 0 0 1 1 0 1
11 1 × 1 0 1 1 1 0 0 1 1 0 0 1
12 1 × 1 1 0 0 1 0 1 0 0 0 1 1
13 1 × 1 1 0 1 1 1 0 0 1 0 1 1
14 1 × 1 1 1 0 1 0 0 0 1 1 1 1
15 1 × 1 1 1 1 1 0 0 0 0 0 0 0
滅燈 × × × × × × 0 0 0 0 0 0 0 0
滅零 1 0 0 0 0 0 0 0 0 0 0 0 0 0
試燈 0 × × × × × 1 1 1 1 1 1 1 1

74LS48的輸入端是四位二進制信號(8421BCD碼)，a、b、c、d、e、f、g是七段解碼器的輸出驅動信號，高電平有效。可直接驅動共陰極七段數碼管， 是使能端，起輔助控製作用。
使能端的作用如下：
(1) 是試燈輸入端，當 =0， =1時，不管其它輸入是什麼狀態，a~g
七段全亮；
(2)滅燈輸入 ，當 =0，不論其它輸入狀態如何，a~g均為0，顯示管熄滅；
(3)動態滅零輸入 ，當 =1， =0時，
如果 =0000時，a~g均為各段熄滅；
(4) 動態滅零輸出 ，它與滅燈輸入 共用一個引出端。當 =0或 =0且 =1， =0000時，輸出才為0。片間
與 配合，可用於熄滅多位數字前後所不需要顯示的零。
74LS48功能簡圖 74LS48管腳引線
6系統調試
把上面所設計的單元電路連接起來可得到整機電路。然後可在印刷電路板上焊接分立元件並進行調
試。在調試的過程中可能會遇到由於邏輯門傳輸延時的存在而帶來的競爭冒險問題 ,主要表現在當按鍵
大於8 時 ,在連續按鍵的情況下大約有10 %的可能性誤顯示為 8 ,

1． 測試使用的主要的儀器和儀表是萬用表。
2． 調試電路的方法和技巧是用紅黑表筆測試接電源處是否有電壓顯示，再用表筆分別測試各集成塊和電阻，電容的電壓，注意用手背觸摸一下，檢查各儀器是否發熱工作，。
3． 測試的數據電壓顯示為6.69伏等。
4． 調試中出現的故障，原因及排除方法有的電阻焊接為虛焊，原因是檢查發生漏洞，排除方法是再焊接；74LS148接地引角8不為零，可能焊連，去掉焊連部分
1)八個搶答按鈕電阻R1~R8：由74系列參數Iil<=Iil(max)=1.6mA,所以R>=(Vcc-Vol)/Iil=3k,取(R1~R8)=5k。

6. 請問怎麼設計一個三人智力競賽的搶答器。。。只能用這些器件。最後一個圖是要求。。。看不懂的話直接花邏

答：可以有許多方案，給你三個。可用現有元件變通使用，例如00是與非門，配一個04就是與門，而00的兩個輸入端連一起也是反相器，20是四輸入完全可以作三輸入用。優選方案是第一方案，用兩片74LS00和一片74LS28就行了，用兩片74LS00比分別用74LS00和74LS04各一片連線簡潔。見下圖：

7. 八路智力競賽搶答器的設計

http://278980103.blog.sohu.com/46005043.html

8. 跪求智力競賽搶答器的設計任務書

智力競賽搶答器設計
一、設計任務：
設計一個具有鎖存與顯示功能的8人搶答邏輯電路。搶答開始之前，由主持人按下復位開關清除信號，所有的數碼管均熄滅。當主持人宣布「開始搶答」後，計時器開始計時並以數碼管顯示，在規定的時間內首先做出判斷的參賽者立即按下按鈕，數碼管顯示該選手的序號，而其餘七個參賽者的按鈕將不起作用，信號也不再被輸出，直到主持人再次清除信號為止。
二、設計要求：
1. 搶答器同時供8名選手或8個代表隊比賽，分別用8個按鈕S1 ~ S8表示；
2. 設置一個系統清除和搶答控制開關S，該開關由主持人控制；
3. 搶答器具有鎖存與顯示功能；
4. 搶答器具有定時搶答功能，且一次搶答的時間由主持人設定（如30秒）；
5. 參賽選手在設定的時間內進行搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答的時間，並保持到主持人將系統清除為止。
三、設計報告要求
1. 寫明設計題目、設計任務、設計目的；
2. 詳細闡述方案論證過程；
3. 詳細闡述設計過程，包括系統框圖、各部分功能電路圖，並給出相關原理說明；
4. 列出所用元器件；
5. 寫出設計體會與建議。

提示：
1. 系統設計可分為四個模塊：
（1）設計搶答器電路。 （2）設計可預置時間的定時電路。
（3）設計報警電路。 （4）設計時序控制電路。
2. 設計過程中可能需用到的集成電路有74LS148、74LS279、74LS48、74LS192或74LS161、555等，請同學們查詢相關集成電路的資料。