設計電路裝置產生周期二進制序列01011

❶ 設計一個檢測電路，檢測四位二進制碼中1的個數是否為偶數，若偶數個為1，則輸出1，否則輸出0。

Z = (x1 XOR x2) 同或 (x3 XOR x4)
我也做到這個題了，這樣應該是畫電路最簡單的形式

❷ 用74LS161及門電路產生1110110110序列信號，要求作出電路圖

很簡單，我只告訴你思路。
觀察信號長度，此題為10
那麼就要將161作成模10計數器
那麼由於 9=（1001）二進制 所以把QD和QA與非起來，送給LD端。這樣當QDQCQBAQA=1001時，下一個上升沿將會LoadData（LD）。預置端設置成0000
現在利用卡諾圖，由於模10就一定有4個變數參與。所以畫出ABCD當卡諾圖，現在序列為1110110110，那麼0000（ABCD）=1；0001=1；以此類推。。。得到F關於ABCD的表達式。即可畫出相應門電路了。。。

❸ 設計一個時鍾信號產生電路,要求:產生時鍾周期為1s以及20ms的時鍾信號

網路下，那個555定時器電路來參考就是了；

❹ 數字序列信號產生器，它在時鍾脈沖信號CP的作用下，周期性的產生數字序列信號01101110。要電路圖啊！！

輸出信號是01101110的話，模數是8，兩個7493 IC片。
第一個IC: 輸入信號至CP0，輸出Q0連至CP1。Q1,Q2連至MR1，MR2。Q3(MSB)連至IC2的CP0。
第二個IC：CP0連上一個IC的最終輸出，輸出Q0連至CP1。Q1，Q2，Q3連至一個三輸入的與門，與門兩個輸出分別連至IC2的MR1，MR2。
記得加5V和GND

❺ 試用同步4位二進制計數器74163輔以4選1數據選擇器設計一個0110100111序列信號發生器。

序列長度：10

將16進制計數器連成同步清零的10進制，計數器的輸出范圍就變成0到9，就是(b3,b2,b1,b0)=(0000)到(1001)

前8個所以有：序列值V=b2^b1^b0

序列後兩個，都是1，正好是b3開始為1的時刻，可以認為只要b3為1，序列值就為1。

這是個或的關系，所以最終有：V=(b2^b1^b0) | b3

最簡單的法就是看最低位是1還是0，是1就是奇數，因為二進制數各個數位上，只有第一位代表1，其餘各位都代表偶數，2、4、8……，所以用151設計4位二進制奇偶校驗器，只需要把D0~D7都接在最低位上，其餘三位接在151的三個數據選擇輸入端即可。

假設ABCD=0000，則D0被選中，輸出0；ABCD=0001則同樣D0被選中輸出1。

(5)設計電路裝置產生周期二進制序列01011擴展閱讀：

非同步計數器的計數脈沖沒有加到所有觸發器的CP端。當計數脈沖到來時，各觸發器的翻轉時刻不同。分析時，要特別注意各觸發器翻轉所對應的有效時鍾條件。

非同步二進制計數器是計數器中最基本最簡單的電路，它一般由接成計數型的觸發器連接而成，計數脈沖加到最低位觸發器的CP端，低位觸發器的輸出Q作為相鄰高位觸發器的時鍾脈沖。

非同步二進制加法計數器

必須滿足二進制加法原則：逢二進一（1+1=10，即Q由1→0時有進位。）

組成二進制加法計數器時，各觸發器應當滿足：

① 每輸入一個計數脈沖，觸發器應當翻轉一次（即用T′觸發器）；

② 當低位觸發器由1變為0時，應輸出一個進位信號加到相鄰高位觸發器的計數輸入端。

❻ 設計一款通用型順序脈沖發生器，能周期性地輸出 16 位二進制順 序脈沖信號順序脈沖碼為0010110001010010

使用純硬邏輯我給你提供一個思路， 就是使用兩片12位的並轉串晶元。把它的並行輸入的數據分別置為「000100101111」和「110011001010」這是當有串列時鍾觸發的時候這個數據就按觸發時鍾的頻率輸出了。
如果配上一些可編程邏輯器件 比如cpld fpga 這個東西會更靈活功能更強大。比如可以隨意改變脈沖輸出頻率 隨便設置輸出序列等等。

❼ 設計一個時鍾信號產生電路,產生時鍾周期為1s以及20ms的時鍾信號

首先需要一個信號源，如果精度要求不高，可以用晶振，然後通過分頻器得到需要的頻率。20ms對應頻率為50
Hz，1秒對應1Hz, 選擇合適的晶振，然後分頻到對應的時鍾

❽ 用數電設計一個序列信號發生器電路，使之在一系列時鍾信號作用下能周期性的輸出「0010110111」

前邊一個16進制同步計數器74161後邊連一個16選1數據選擇器，把數據選擇器的數據輸入端分別置成所要的序列信號即可！

❾ 設計一個序列信號發生器電路，使之在一系列clk信號作用下能周期性的輸出0010110111的序列信

思路：採用並入串出移位寄存器構成即可；
如74164-165等；

❿ 試利用四位二進制加法計數器74LS161附加門電路,設計一個循環計數狀態為0101～1100計數器。

狀態轉換圖：
0101－0110－0111－1000－1001－1010－1011－1100－0101
連接圖：
輸入端D3D2D1D0接：0101，
輸出端Q3Q2經與非門後，輸出接輸入端LD，
EP＝ET＝Rd＝1，