四路智力竞赛抢答装置设计与实现

⑴ 多路智力竞赛抢答器的设计

你可以参看一下PLC方面的书籍。这个是典型的例子。大部分教科书上都有。

⑵ 4路智力竞赛抢答器的设计（要求完整）

好的
我给你发了
不过是图片
字数太多了
打字不方便
你慢慢看吧
追问：
好吖，那你
发到我邮箱了吗
追问：
谢谢你的回答，但是只有二极管没有译码器，而且方案也没有
回答：
我们学的就是
这个四人智力抢答器
而且
实验目的
原理
器材
方法（内容）
结果
就是
只要有一个合上，它对应的灯就会亮
其他人无论合上还是断开开关他们的灯都不会亮呀
分析
就是实验报告那6个问题
回答就行了呀
追问：
谢谢啦，哎，我们老师真是变态的，本做好了一个，给她检查后就要我重做。她要让我们让上面的去做，不然不及格。好烦吖，死变态老师

⑶ 求四路抢答器电路原理图

原理图：

工作原理

抢答器由74LS148、74LS279、74LS48组成，LED显示器 开始时，当支持人按钮还未按是，CLR为0，所以输出Q1~Q4为0；

放光二极管全为灭的，当主持人按钮按下时CLR为1，可以输入，谁先抢答，相应的谁的灯亮，利用74LS279和74LS148输出的是cp等于0，锁存其他的，不能使其他的输出。

(3)四路智力竞赛抢答装置设计与实现扩展阅读：

利用51单片机建立四路抢答器

单片机，当然不只是51，51单片机是一种稍通用型的单片机，通过I/O口的定义，可以实现多种控制功能。

抢答器，原理：如果为四路，当其中任一路控下后，其他几路即失效，结果为第一次按下的，可以用数码管或是LED灯来显示，当然这里只是讲原理与编程，具体可以根据抢答器路数及显示方式更改程序即可。

源程序如下：

<div class="blockcode"><blockquote>/*用的是AT89S52开发板，独立按键接口如下，就用这四路。先按下的用LED灯来显示，对应第一个到第四个LED灯，其他再按无效，如果想再次实现，可手动复位单片机*/

#include <reg52.h>

sbit key1=P3^0; //定义按键，根据需要连接线路，如独立按键（4路）

sbit key2=P3^1;

sbit key3=P3^2;

sbit key4=P3^3;

/*void delay(unsigned int cnt) //如果有抖动或是干扰，可以用个小延时去抖

{

while(--cnt);

}*/

void main()

{

bit Flag;

while(!Flag)

{

if(!key1)

{

P1=0xFE;

Flag=1;

}

/*LED灯来显示按下的键，第一个灯，我这里是8位LED灯，即：0111 1111，反过来读数为：1111 1110 即：0xFE *，P1口对应LED灯，给P1赋值*/

else if(!key2)

{

P1=0xFD;

Flag=1;

}

//第二个灯亮

else if(!key3)

{P1=0xFB;Flag=1;}

//第三个灯亮

else if(!key4)

{

P1=0xF7;

Flag=1;

}

//第四个灯亮，意味着第四路首先按下

}

while(Flag); //可以再加个I/O，控制Flag，这样初始化，继续抢答，还可以设计按下时的声音

}

⑷ 求一四路抢答器电路图的设计

数字电子技术课程设计

一.课程设计的题目：四人抢答器。
二.设计任务和要求：
1.设计任务
设计一台可供4名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。
2.设计要求
(1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
(2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
(3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。
(4)抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
(6)可用石英晶体振荡器或者555定时器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。
三.原理电路和程序设计：
1．数字抢答器总体方框图
如图11、1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始"状态，宣布"开始"抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示,当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示零。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。

图11、1数字抢答器框图

2．单元电路设计 (1) 抢答器电路
参考电路如图11、2所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于"清除"端时，RS触发器的 端均为0，4个触发器输出置0，使74LS148的 ＝0，使之处于工作状态。当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将键按下时（如按下S4），74LS148的输出 经RS锁存后，1Q=1,74LS48处于工作状态，4Q3Q2Q=100,经译码显示为"4"。此外，1Q＝1，使74LS148 ＝1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为1Q＝1，使ST＝1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置 清除"然后再进行下一轮抢答。74LS148为8线－3线优先编码器.

图11、2 数字抢答器电路

(2)定时电路

图11、3 可预置时间的定时电路

由节目主持人设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图11、3所示。
（3）报警电路

(4)零点锁存电路

（5）时序控制电路
时序控制电路是抢答器设计的关键，它要完成以下三项功能：
①主持人将控制开关拨到"开始"位置时，抢答电路和定时电路进人正常抢答工作状态。
②当参赛选手按动抢答键时，抢答电路和定时电路停止工作，倒计时归零。
③当设定的抢答时间到，无人抢答时,抢答电路和定时电路停止工作。

秒脉冲波形
四.元件选择
1. 集成电路： 74LS148 1片 74LS373 1片 74LS48 2片 74LS192 1片 NE555 1片 74LS00 2片
74LS121 2片 74LS21 1片 74LS32 1片 74LS08 1片
2. 电 阻|： 100KΩ 2只 40Ω 2只 15kΩ l只 68kΩ l只
3. 电 容： 10UF 3只 10nf 1只
4. 其 它： 共阴极显示器 2只, 双刀单闸开关 1只，PBNO开关4只，buzzer蜂鸣器2只
五,整体电路及软件仿真的效果图以及仿真调试结果分析

555的秒脉冲图

六.工作原理
1.置数：通过单刀双掷开关将74ls192的load输入端先置为高电平，使74ls192实现置数功能，将其置为1001，再通过开关，将load输入端先置为低电平，使其开始倒计时。
2.当主持人按下开始按钮时,蜂鸣器响，选手开始抢答,并且倒计时开始倒计,当有任何一个选手按下按钮时LS148被锁存,蜂鸣器响，其他选手按下无效,同时倒计时制止,数码管显示剩余时间和选手对应的号码,倒计时数码管显示为0，蜂鸣器响，禁止选手抢答。主持人再置为开始状态,其他选手才可以继续抢答,倒计时从新倒计,进入下一个抢答状态.
3.当无选手按按钮是,倒计时继续直到倒计时为零,此时零点到的信号将LS148锁存,选手再按下按钮无效,同样只有当主持人清零后再置为开始状态,其他选手才可以继续抢答。
4.锁存的实现:LS373的有信号输入时，通过74LS21将信号反馈回74LS373的使能端EI,此时LS373被高电平锁住，停止工作，禁止其它选手抢答，同时将低电平信号反馈回74ls192的倒计时输入端，使其停止工作，保持剩余抢答时间。当倒计时为0时，通过74LS32将信号反馈回74LS148的使能端EI，此时LS148被锁在低电平，停止工作，禁止有选手超时抢答，同时将低电平信号反馈回74ls192的倒计时输入端，使其停止工作，停止倒计时。主持人通过单刀双掷开关对LS373和LS148的使能端的控制来清除锁存信号,并使得抢答器重新工作。

七．总结
1、通过这次课程设计，加强了我动手、思考和解决问题的能力。
在整个设计过程中，我总共想过两个方案，另一个方案弄了两天，原理图和仿真图都实现结果，但实物结果总是实现不了题目的要求。所以我又花了一天的时间做出这个方案，这个相对另一个方案比较简单，包括电路原理和连接，和芯片上的选择。
2、在设计过程，经常会遇到这样的情况，就是心里想老着这样的接法可以行得通，但实际接上电路，总是实现不了。所以这几天不管是吃饭还是睡觉，脑子里总是想着如何解决这些问题，如何想出更好的连接方法。不过说也奇怪，整天想着这些问题，脑子和身体却一点都不会觉得累。或许是那种渴望得到知识的欲念把疲劳赶到九宵云外去了吧！
3、我沉得做课程设计同时也是对课本知识的巩固和加强，平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。而且还可以记住很多东西。比如一些芯片的功时看课本，这次看了，下次就忘了，主要是因为没有动手实践过吧！认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。故一个小小的课程设计，对我们的作用是如此之大。
4.经过这几周的努力，在老师和同学的帮助下，我基本上完成了设计任务。通过这次课程设计，我充分认识到了自学的重要性，以及学以致用的道理，也体会到很多自己完成一件事,成功解决困难的乐趣。我在图书馆和网上查阅了大量的资料，同时也认识到了图书馆和网上搜索的重要作用。在今后的学习过程中，应该多到图书馆和网上看一些专业方面的书籍，以丰富自己的知识。也使我加深了对数字电路技术的理解和应用。由于知识水平的局限，设计中可能会存在着一些不足，我真诚的接受老师和同学的批评和指正。
最后衷心感谢老师的悉心指导和同学门的热心帮助!

⑸ 多路智力竞赛抢答器 怎么设计

器件选择： 表1.1器件型号及数量 名称 型号 数量 单片机 STC12C5A60S2 1 电阻 1K 7 电阻 10K 1 电容 0.1UF 7 电容 30P 2 电位器 3296 1 二极管 11 芯片 MAX232 1 键盘内 5 数码容管 1 芯片 74AC245AN 1 ORG 0000H M: MOV P1, #0FEH MOV P3, #00H JNB P2.0, C1 JNB P2.1, C2 JNB P2.2, C3 SJMP M C1: MOV P3, #06H SJMP S1 C2: MOV P3, #5BH SJMP S1 C3: MOV P3, #4FH SJMP S1 S1: NOP SJMP S1 END 这个是三路的抢答器 你再加一路 稍微改一下就成多路的了

⑹ 用VHDL语言实现四人智力竞赛抢答器的设计,高分寻高人解答

各模块VHDL源代码
1、抢答鉴别模块FENG的VHDL源程序
--feng.vhd
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY FENG IS
PORT(CP,CLR:IN STD_LOGIC;
Q :OUT STD_LOGIC);
END FENG;
ARCHITECTURE FENG_ARC OF FENG IS
BEGIN
PROCESS(CP,CLR)
BEGIN
IF CLR='0'THEN
Q<='0';
ELSIF CP'EVENT AND CP='0'THEN
Q<='1';
END IF;
END PROCESS;
END FENG_ARC;

2、片选信号产生模块SEL的VHDL源程序
--sel.vhd
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY SEL IS
PORT(CLK:IN STD_LOGIC;
a:OUT INTEGER RANGE 0 TO 7);
END SEL;
ARCHITECTURE SEL_ARC OF SEL IS 片选信号产生模块SEL
BEGIN
PROCESS(CLK)
VARIABLE AA:INTEGER RANGE 0 TO 7;
BEGIN
IF CLK'EVENT AND CLK='1'THEN
AA:=AA+1;
END IF;
A<=AA;
END PROCESS;
END SEL_ARC;

3、锁存器模块LOCKB的VHDL源程序
-lockb.vhd
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY LOCKB IS
PORT(D1,D2,D3,D4:IN STD_LOGIC;
CLK,CLR:IN STD_LOGIC;
Q1,Q2,Q3,Q4,ALM:OUT STD_LOGIC);
END LOCKB;
ARCHITECTURE LOCK_ARC OF LOCKB IS
BEGIN
PROCESS(CLK)
BEGIN
IF CLR='0'THEN
Q1<='0';
Q2<='0';
Q3<='0';
Q4<='0';
ALM<='0'; 模块LOCKB
ELSIF CLK'EVENT AND CLK='1'THEN
Q1<=D1;
Q2<=D2;
Q3<=D3;
Q4<=D4;
ALM<='1';
END IF;
END PROCESS;
END LOCK_ARC;

4、转换模块CH41A的VHDL源程序
--ch41a..vhd
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CH41A IS
PORT(D1,D2,D3,D4:IN STD_LOGIC;
Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END CH41A;
ARCHITECTURE CH41_ARC OF CH41A IS 转换模块CH41A
BEGIN
PROCESS(D1,D2,D3,D4)
VARIABLE TMP:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
TMP:=D1&D2&D3&D4;
CASE TMP IS
WHEN "0111"=>Q<="0001";
WHEN "1011"=>Q<="0010";
WHEN "1101"=>Q<="0011";
WHEN "1110"=>Q<="0100";
WHEN OTHERS=>Q<="1111";
END CASE;
END PROCESS;
END CH41_ARC;

5、3选1模块CH31A的VHDL源程序
--ch31a.vhd
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CH31A IS
PORT(SEL:IN STD_LOGIC_VECTOR(2 DOWNTO 0);
D1,D2,D3:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END CH31A;
ARCHITECTURE CH31_ARC OF CH31A IS
BEGIN
PROCESS(SEL,D1,D2,D3)
BEGIN
CASE SEL IS
WHEN "000"=>Q<=D1;
WHEN "001"=>Q<=D2;
WHEN "111"=>Q<=D3;
WHEN OTHERS=>Q<="1111";
END CASE;
END PROCESS;
END CH31_ARC;

6、倒计时模块COUNT的VHDL源程序
倒计时模块COUNT如图16-7所示，该模块实现答题时间的倒计时，在计满100s后送出声音提示。
--count.vhd
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY COUNT IS
PORT(CLK,EN:IN STD_LOGIC; 倒计时 模块COUNT
H,L:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
SOUND:OUT STD_LOGIC);
END COUNT;
ARCHITECTURE COUNT_ARC OF COUNT IS
BEGIN
PROCESS(CLK,EN)
VARIABLE HH,LL:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
IF CLK'EVENT AND CLK='1'THEN
IF EN='1'THEN
IF LL=0 AND HH=0 THEN
SOUND<='1';
ELSIF LL=0 THEN
LL:="1001";
HH:=HH-1;
ELSE
LL:=LL-1;
END IF;
ELSE
SOUND<='0';
HH:="1001";
LL:="1001";
END IF;
END IF;
H<=HH;
L<=LL;
END PROCESS;
END COUNT_ARC;

7、显示译码模块DISP的VHDL源程序
--disp.vhd
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY DISP IS 显示译码模块DISP
PORT(D:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
Q:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
END DISP;
ARCHITECTURE DISP_ARC OF DISP IS
BEGIN
PROCESS(D)
BEGIN
CASE D IS
WHEN"0000"=>Q<="0111111";
WHEN"0001"=>Q<="0000110";
WHEN"0010"=>Q<="1011011";
WHEN"0011"=>Q<="1001111";
WHEN"0100"=>Q<="1100110";
WHEN"0101"=>Q<="1101101";
WHEN"0110"=>Q<="1111101";
WHEN"0111"=>Q<="0100111";
WHEN"1000"=>Q<="1111111";
WHEN"1001"=>Q<="1101111";
WHEN OTHERS=>Q<="0000000";
END CASE;
END PROCESS;
END DISP_ARC;

⑺ 描述下本电路是如何实现四路输入抢答功能的

vvc：设计一个4人参加的智力竞赛抢答计时器
1：当有某一个参赛者下按抢答开关时。相应显示等亮。并伴有声响；且此时抢答器不再接受其他输入信号；
2：电路具有回答问题时间控制功能。要求回答问题小于等于100s（显示0——99s）。时间显示采用倒计时方式。当达到限定时间时。发出声响以示警告
3：有清零复位功能
补充：设计5v稳压电源供给电路
实验四 多路智力抢答器
实验目的
1、熟悉智力竞赛抢答器的工作原理
2、掌握抢答电路、优先编码电路、锁存电路、定时电路、报警电路、时序控制电路、译码电路、显示电路及报警电路的设计方法
实验任务
基本功能
1、设计一个多路智力竞赛抢答器，同时供 8 个选手参赛，编号分别为 0 到 7 ，每个用一抢答按键。
2、给节目主持人一个控制开关，实现系统清零和抢答的开始。
3、具有数据锁存和显示功能。抢答开始后，如果有选手按下抢答按键，其编号立即锁存并显示在 LED 上，同时扬声器报警。此外，禁止其他选手再次抢答。选手编号一直保存到主持人清除。
扩展功能
1、具有定时抢答功能，可由主持人设定抢答时间。当抢答开始后，定时器开始倒计时，并显示在 LED 上，同时扬声器发声提醒。
2、选手在规定时间内抢答有效，停止倒计时，并将倒计时时间显示在 LED 上，同时报警。
在规定时间内，无人抢答时，电路报警提醒主持人，次后的抢答按键无效。
实验四 多路智力抢答器
实验原理
1、原理框图：
2、原理简述
定时抢答器的总体框图如上图所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。
定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作： ①优先缎电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；②扬声器发出短暂声响，提醒节目主持人注意；③控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；④控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
电路设计
1、抢答部分
a） 电路功能 ：一是将抢答选手的编号识别出并锁存显示到数码管上，二是使其他选手按键无效；三是有人抢答时输出时序控制信号，使计数电路停止工作并报警。
b） 原理图：
c） 与其他电路的接口：
S ： 输入，与主持人总控相接，此处控制数码管的清零；
/ST ： 输入， 74148 的使能控制端（由 7400 输入）；
/YEX ： 输出，报警时序控制（与 74121 相连）；
CTR ： 输出，报警时序控制（与 7400 相连）；
d） 具体原理 ：该部分主要由 74148 优先编码器、锁存器 74279 、译码器 7448 组成和按键、
7 段数码管组成。如图所示，抢答输入端为 74148 的 /I7 到 /I0 脚，当有选手按键时， 74148 的相应的引脚为低电平，电路完成以下动作：
（ 1 ）、 74148 将编码输入到锁存其中，并通过锁存器由 7448 译码后显示到数码管上；
（ 2 ）、 74148 译码输出端 /YEX ＝ 0 ，通过控制时序电路使 74148 的使能端 /ST 为 1 ， 74148 停在译码工作，使以后其他选手的按键无效；
（ 3 ）、时序信号 /YEX=0 ， CTR=1 ，通过控制时序电路使计时电路停止工作，报警电路报警。
2、定时电路
a） 电路功能 ：主要实现抢答倒计时，同时通过输出接口与时序控制电路相接，实现时序控制，当无人抢答且时间到时，报警。
b） 原理图：
c） 与其他电路接口 ：
CLCK ： 输入，计数脉冲，时序控制电路产生， 由 7411 输出；
S ： 输入，主持人总控，此处控制计数器 74192 的预置数；
BO2 ： 输出，倒计时时间到时输出低电平 0 ，与时序电路 74121 相接，控制报警；
d） 具体原理 ：该部分主要由 555 脉冲产生电路、 74192 减法计数电路、 7448 译码电路和 2 个 7 段数码管即相关电路组成。两块 74192 实现减法计数，通过译码电路 7448 显示到数码管上，其时钟信号由时钟产生电路提供。 74192 的预置数控制端实现预置数，当主持人按下控制按键 S 时，实现预置。按键弹起后，计数器开始减法计数工作，并将时间显示在 LED 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， BO2 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
3、时钟产生和时序控制电路
a） 电路功能 ：为计数电路提供计数脉冲，同时完成主持人控制以及以上各部分的逻辑控制协调，使电路正常工作

⑻ 四人智力竞赛抢答器课程设计

用两个JK和一些门电路
原理是将2个JK的CP能过门电路分别接2个抢答器按钮
一旦一人完成抢答就用他的JK上的Q或Q非信号就把另一个人的CP屏掉,用与门或者或门