儀表twr代表什麼意思

⑴ 關於凱迪拉克的問題

如果凱迪拉克Cien概念車能夠量產的話，那麼它將從此改變GM的形象

搭載V12發動機的凱迪拉克Cien是日內瓦車展上最應該獲得量產的本年度超級跑車，但是事情能夠如願嗎？

作為這款概念車的英國設計師，SimonCox對自己設計的這款法拉利360Modena的競爭對手獲得量產並沒有把握。這個42歲設計師的話語透露出復雜的情緒：受挫的失落、急切的關心和較為謹慎的樂觀。但是無論如何，凱迪拉克Cien都是一款渾然天成的超級跑車。

Cox管理著通用在英國伯明翰的設計工作室。他認為，具有非凡潛力的Cien將成為通用和凱迪拉克的偶像。

凱迪拉克Cien是通用針對道奇Viper和法拉利360M推出的相應車型，是一款具有賽車血統的跑車。該車採用了輕質的碳素纖維承載式車身、雙座椅的座艙布置和後輪驅動。安裝在座椅之後的7.5LV12大力神發動機可爆發出560kW的超凡功率和610Nm的巨大扭矩。該車的最高車速可達322km/h。

測試Cien的地點設在勒芒比賽始發地，在今年24小時勒芒車賽舉行的前三小時進行。當凱迪拉克CienV12發動機的轟鳴聲在星期六凌晨3點鍾劃破寂靜的長空時，聽到聲音的勒芒露營觀眾紛紛翻越圍欄，以便近距離一睹該車的芳容。

Cien概念車繼續在7月中旬舉行的Goodwood速度節上展露頭腳。這些舉動表明通用正在利用展示活動來檢驗公眾對於新車型的反應，或者為新車型獲得生產許可作鋪墊。

Cien概念車在亮相之初就贏得了公眾熱烈的歡迎，同時通用也為該車作了大量的調查研究工作。盡管如此，通用還是決定在三年的周期中只生產500～1000輛，價格大約在20萬美元（約合165萬元人民幣）。

Cien的價值與功績並不能單純地通過盈利和帳目來衡量。Cox與其設計成員們相信凱迪拉克本身蘊含著巨大的潛能，他們正在試圖通過Cien使該品牌煥發青春。

凱迪拉克Cien是在今年1月的底特律車展上首次亮相的。該車強有力的NorthstarXV12發動機由通用的傳動系統部與Cosworth攜手研製，並被安裝在大型的EscaladeSUV車上進行了測試，其燃油經濟性可以與V8發動機相媲美。這些主要歸功於這款發動機採用了直噴設計和DisplacementonDemand技術。應用後者，這款V12最多可以關閉6個氣缸來節省燃油。

Cien項目在2001年復活節期間開始運作。此前，Cox也對XV12發動機有所了解。Cox原本打算採用凱迪拉克勒芒賽車的雙渦輪增壓V8發動機，但是考慮到這種發動機不能使Cien在性能上實現大的飛躍，因而放棄了。

鑒於今年是凱迪拉克品牌的百年華誕，Cox提出以一款中置超級跑車作為獻禮。Cox和通用都希望這是一款視野開闊、座艙寬大、外形時尚的車型。Cien的大小與法拉利360Modena相近，車身長度為4457mm，比360M稍微寬一點兒，離地也更低。

經過精心設計的Cien可謂全副武裝，該車裝備了鋁制雙橫臂前後懸架、帶換檔手柄的半自動6檔變速器、裝備21英寸後車輪的米其林特製輪胎（前車輪為19英寸）以及Brembo制動器和減振器。

Cien的建造得到合作方的大力支持。位於Huntingdon（英國的一個郡）的CTS負責建造碳素纖維底盤，Cosworth（著名的發動機製造商）組裝發動機，而Prodrive（英國一家知名的汽車改裝廠）則協助發動機和變速器的安裝。從所有的零部件進入設計室到Cien建造完成，這一過程僅耗時17周。設計成本在100～200萬英鎊（約合1300～2600萬元人民幣）之間。

整個設計過程充滿壓力與艱辛。在聖誕節期間，Cox和他的設計人員不分晝夜地努力工作，完成了從抽象概念到實體樣車的轉變，如期地把Cien送到1月6日舉行的底特律車展的展台上。

Cien的確不負眾望，在底特律車展上大顯身手，一舉贏得三項設計獎。從凱迪拉克概念車前輩——Evoq、Imaj和Vizon直至本文的主角Cien，凱迪拉克「藝術與科學相結合」的主題顯而易見。垂直布置的前照燈、盾牌模樣的護柵正是彰顯以上主題的個性特徵。

在設計過程中，Cien前鼻需要實現功能性與富於凱迪拉克特徵的統一，對於Cox來說這是最為棘手的難題。巨大的通風孔穿透車身，而用於冷卻發動機的空氣則大多從車身後部C柱處吸入。多稜角的外形和富於動感的線條使該車呈現出前衛的造型，同時這種獨特鮮明的外形風格也吸引了更多人的目光。

在座艙內，Cien同樣顯示出通用品牌超群的技術優勢。例如，該車的夜視系統採用熱成像技術，利用一個彈出式顯示器來幫助駕駛者鑒別前方道路上的危險情況。由於沒有加裝後視鏡，Cien用一台背向攝像機來實現對後視區域的監控。這台攝像機拍攝到的圖象可以傳送到座艙的中央顯示屏上。該車取消了敞篷車型式，車頂為拱形設計。在頭部空間得到提升之時，Cien也通過細小的改進擴大了側面視野。

如果通用希望增加Cien的產量，那麼生產地點肯定會設在英國，生產商可能是TWR（一家英國汽車改裝商）。Cox認為Cien獲得量產的可能性在80%～90%。

Cien是一款性能卓越的車型，其空氣動力性能也處於領先地位。現在，是否量產已經擺在通用決策層的面前，通用能否抓住這樣一個契機，我們還要繼續關注

⑵ 建築設計圖中TS表示什麼位置的標高

景觀設計圖紙中TS,BF縮寫什麼意思？,景觀施工圖中TS BS TW BW LP 表示什麼意識
景觀設計圖紙中TS,BF縮寫什麼意思？,景觀施工圖中TS BS TW BW LP 表示什麼意識
匿名網友:
BF 水底標高 TW 矮牆標高 WL 水面標高 FL 地面標高 BL 池底標高 TW 牆頂標高 BW 牆底 TK 路牙頂 BK 路牙底 SL 土面標高 F FL 完成面標高 PA 種植區 FF 室內樓地面標高 FG 室外軟景完成面標高 BC 路沿底標高 BS 踏步底標高 BR 欄桿扶手底標高 TR 欄桿扶手頂標高 SL 結構板頂標高
匿名網友:
景觀施工總平圖中，TC代表路牙頂面標高。
其他施工圖中的標高符號： WL 水面標高、是池面標高； WT是擋土牆、景觀構築物完成面標高； TW 頂部標高； TS 土壤面標高 ； TSW 坐牆頂部標高； TPL 種植池頂標高； TSW 座牆頂標高； TK路牙頂； TR欄桿扶手頂標高； PA 代表種植區、指綠化區域、是綠化的意思； FL 完成面標高； FG 種植標高； FF室內樓地標高 ； BF 水底標高； BL池底標高； BW牆底 BK路牙底； BP 種植池底標高； BC路緣底標高； BS踏步標高； BR欄桿扶手底標高 ； RL 道路標高； SL土面標高 。
...
匿名網友:
「FL」表示的是完成面的標高BW 牆底「WL」是水面的標高；「BF」是水底標高；「TW」牆頂標高；「BW」牆底；「TK」路牙頂；「BK」路牙底；「BL」池底標高；「SL」土面標高；「PA」種植區；「FF」室內樓地面標高；「FG」室外軟景完成面標高；「BC」路沿底標高；「BS」踏步底標高；「BR」欄桿扶手底標高；「TR」欄桿扶手頂標高；「SL」結構板頂標高；「FF」室內樓地面標高；
匿名網友:
一般情況下，BF 是 boy friend 的簡稱，也就是我們平常所說的男朋友，是相對於girl friend (GF)而言的。
但是有些開玩笑的情況下BF可以指best friend,GF可以指good friend其他解釋；BF的四個階段把BF的四個階段完全完成，其實是一件很不容易，但是很浪漫的事情，孩提時代男孩兒對女孩兒說我是你的BF(best friend)，青年時代男孩兒對女孩兒說我是你的BF(boy friend)，此時的BF是我們通常意義所說的BF，結婚後男孩兒變成了男人，女孩兒變成了女人，有了孩子，他們是孩子的父母，這會兒男人對女人說，我是你的BF(baby's father)，若干年後，男人變成老頭兒，女人變成老太太，老頭兒對老太太說我是你的BF(be forever)。
願天下有情人終成眷屬，be forever。
BF網路的朋友 BF網路的朋友主要由網路產品的忠實使用者和喜愛網路文化、關心網路事業的網友組成。
李彥宏的粉絲——宏粉也是BF的一部分。
按英文的寫法，網路的朋友=Bai Friend。
故網路的朋友簡稱BF。
BF製作了標識logo如右圖，其寓意如下： 1、BF眾所周知的解釋為男朋友，這與「眾里尋他千網路」一詞中的「他」對應。
2、標識logo中的BF兩種字的顏色為網路的紅藍色，在標識logo中藍色代表男的，紅色代表女的，字體及擺放設計代表一個女的F從網路中遇見一個男的B，也就是「眾里尋他千網路」的寓意。

匿名網友:
「TW」牆頂標高；景觀施工圖中的 「FL」表示的是完成面的標高；BW 牆底 ；「WL」是水面的標高； 「BF」是水底標高； 「TW」牆頂標高； 「BW」牆底； 「TK」路牙頂； 「BK」路牙底； 「BL」池底標高； 「SL」土面標高； 「PA」種植區； 「FF」室內樓地面標高； 「FG」室外軟景完成面標高； 「BC」路沿底標高； 「BS」踏步底標高； 「BR」欄桿扶手底標高； 「TR」欄桿扶手頂標高； 「SL」結構板頂標高； 「FF」室內樓地面標高；(2)儀表twr代表什麼意思擴展閱讀：標高按基準面選取的不同分為絕對標高和相對標高。
絕對標高絕對標高：是以一個國家或地區統一規定的基準面作為零點的標高，我國規定以青島附近黃海夏季的平均海平面作為標高的零點；所計算的標高稱為絕對標高。
除總平面外，一般採用相對標高，即把底層室外的地坪作為相對標高的零點。
相對標高相對標高：以建築物室內首層主要地面高度為零作為標高的起點，所計算的標高稱為相對標高。
①建築標高建築標高：在相對標高中，凡是包括裝飾層厚度的標高，稱為建築標高，注寫在構件的裝飾層面上。
②結構標高結構標高：在相對標高中，凡是不包括裝飾層厚度的標高，稱為結構標高，注寫在構件的底部，是構件的安裝或施工高度。
結構標高分為結構底標高和結構頂標高。
一般在建築施工圖中標注建築標高但屋頂平面圖中常標注結構標高，在結構施工圖中標注結構標高。
注意：(1)總平面圖室外整平地面標高符號為塗黑的等腰直角三角形，標高數字注寫在符號的右側、上方或右上方。
(2)底層平面圖中室內主要地面的零點標高注寫為±0.000。
低於零點標高的為負標高，標高數字前加「-」號，如-0.450。
高於零點標高的為正標高，標高數字前可省略「+」號，如3.000。
(3)在標准層平面圖中，同一位置可同時標注幾個標高。
(4)標高符號的尖端應指至被標注的高度位置，尖端可向上，也可向下。
(5)標高的單位：米。
一套完整的建築圖紙，根據其專業內容或作用的不同，一般包括：(1)圖紙日錄其包括每張圖紙的名稱、內容、圖紙編號等，表明該工程圖紙由哪幾個專業的圖紙及哪螳圖紙所組成，便於檢索和查找。
(2)設計總說明其主要說明工程的概況和總的要求。
內容一般應包括：1設計依據如規劃限制、沒計規模、建築面積以及有關的地質、氣象資料等。
2設汁標准如建築標准、結構荷載等級、抗震要求等。
3施工要求如施工技術、材料要求以及採用新技術、新材料或有特殊施工的工藝說明。
以上各項內容，對於簡單的工程，也可以分別在各專業圖紙，寫成文字說明。
(3)建築施工圖其包括總平面圖、平面圖、立面圖、剖面圖和構造詳圖。
表示建築物的內部布置情況，外部形狀，以及裝修、構造、施工要求等。
(4)結構施工圖其包括結構平面布置圖和各構件的結構詳圖。
表示承重結構的布置情況，構件類型，尺寸大小及構造做法。
參考資料：網路——標高
匿名網友:
【1】、一般情況下，BF 是 boy friend 的簡稱 就是我們所說的男朋友，是相對於girl friend (GF)而言的。
但是有些開玩笑的情況下BF可以指best friend,GF可以指good friend男生朋友.由於自由戀愛的發展，男朋友在人們心中的概念也從單一的男生朋友發展到了做`丈夫`之前的對象的代名詞.現在大部分人對`男朋友`的理解都是＂他是你有戀愛關系的男生，可是把你的男生朋友說成是你的男朋友也不為過，因為現在人都開放了，男女之間也有友誼這種關系了.兩個彼此的喜歡的男的也可稱為BF,BF是2個男人之間的愛所產生的一個關系，她和正常的婚姻不同，它沒有它的法律依據，但是他不等於終結關系。
【2】、BF 是 BlowFish演算法的簡稱BlowFish演算法用來加密64Bit長度的字元串。
BlowFish演算法使用兩個「盒」——ungigned long pbox18和unsigned long sbox4,256。
BlowFish演算法中，有一個核心加密函數：BF_En後文詳細介紹。
該函數輸入64位信息，運算後 以64位密文的形式輸出。
用BlowFish演算法加密信息，需要兩個過程： 1.密鑰預處理 2.信息加密【3】、BF又指BattleField譯為戰地，為EA一游戲系列，包括：戰地1942(BattleField1942、BF1942)戰地越南BattleField:Vietnam、BFV戰地2(BattleField2、BF2)戰地2142(BattleField2142、BF2142)【4】、其它的叫法也很多，不過不太「流行」，board foot 林業板英尺；Beach Flash的簡稱，指的是Beach Flash設計俱樂部；比如有時是 BIGFOOT ; MF=美服，同理BF=巴服巴西服；不一而足。
BF可以同等於「爆發」一些網路寫手，毫無預警地多更了文，稱為「偶今天RP,BF了。

⑶ BIOS中 調內存延時的 DRAM tWR 是什麼意思 下面的勞駕也解釋一下吧

說白了就是為了讓數據通過這條通道的速度更快。。

參考資料：
內存時序
一種參數，一般存儲在內存條的SPD上。2-2-2-8 4個數字的含義依次為：CAS Latency（簡稱CL值）內存CAS延遲時間，他是內存的重要參數之一，某些牌子的內存會把CL值印在內存條的標簽上。RAS－to－CAS Delay（tRCD），內存行地址傳輸到列地址的延遲時間。Row－precharge Delay（tRP），內存行地址選通脈沖預充電時間。Row－active Delay（tRAS），內存行地址選通延遲。這是玩家最關注的4項時序調節，在大部分主板的BIOS中可以設定，內存模組廠商也有計劃的推出了低於JEDEC認證標準的低延遲型超頻內存模組，在同樣頻率設定下，最低「2-2-2-5」這種序列時序的內存模組確實能夠帶來比「3-4-4-8」更高的內存性能，幅度在3至5個百分點。
在一些技術文章里介紹內存設置時序參數時，一般數字「A-B-C-D」分別對應的參數是「CL-tRCD-tRP-tRAS」，現在你該明白「2-3-3-6」是什麼意思了吧？！^_^下面就這幾個參數及BIOS設置中影響內存性能的其它參數逐一給大家作一介紹：
一、內存延遲時序「CL-tRCD-tRP-tRAS」的設置
首先，需要在BIOS中打開手動設置，在BIOS設置中找到「DRAM Timing Selectable」，BIOS設置中可能出現的其他描述有：Automatic Configuration、DRAM Auto、Timing Selectable、Timing Configuring By SPD等，將其值設為「Menual」（視BIOS的不同可能的選項有：On/Off或Enable/Disable），如果要調整內存時序，應該先打開手動設置，之後會自動出現詳細的時序參數列表：
Command Per Clock(CPC)
可選的設置：Auto，Enable(1T)，Disable(2T)。
Command Per Clock(CPC：指令比率，也有翻譯為：首命令延遲)，一般還被描述為DRAM Command Rate、CMD Rate等。由於目前的DDR內存的定址，先要進行P-Bank的選擇（通過DIMM上CS片選信號進行），然後才是L-Bank/行激活與列地址的選擇。這個參數的含義就是指在P-Bank選擇完之後多少時間可以發出具體的定址的L-Bank/行激活命令，單位是時鍾周期。
顯然，也是越短越好。但當隨著主板上內存模組的增多，控制晶元組的負載也隨之增加，過短的命令間隔可能會影響穩定性。因此當你的內存插得很多而出現不太穩定的時間，才需要將此參數調長。目前的大部分主板都會自動設置這個參數。
該參數的默認值為Disable(2T)，如果玩家的內存質量很好，則可以將其設置為Enable(1T)。
CAS Latency Control(tCL)
可選的設置：Auto，1，1.5，2，2.5，3，3.5，4，4.5。
一般我們在查閱內存的時序參數時，如「3-4-4-8」這一類的數字序列，上述數字序列分別對應的參數是「CL-tRCD-tRP-tRAS」。這個3就是第1個參數，即CL參數。
CAS Latency Control(也被描述為tCL、CL、CAS Latency Time、CAS Timing Delay)，CAS latency是「內存讀寫操作前列地址控制器的潛伏時間」。CAS控制從接受一個指令到執行指令之間的時間。因為CAS主要控制十六進制的地址，或者說是內存矩陣中的列地址，所以它是最為重要的參數，在穩定的前提下應該盡可能設低。
內存是根據行和列定址的，當請求觸發後，最初是tRAS（Activeto Precharge Delay），預充電後，內存才真正開始初始化RAS。一旦tRAS激活後，RAS（Row Address Strobe ）開始進行需要數據的定址。首先是行地址，然後初始化tRCD，周期結束，接著通過CAS訪問所需數據的精確十六進制地址。期間從CAS開始到CAS結束就是CAS延遲。所以CAS是找到數據的最後一個步驟，也是內存參數中最重要的。
這個參數控制內存接收到一條數據讀取指令後要等待多少個時鍾周期才實際執行該指令。同時該參數也決定了在一次內存突發傳送過程中完成第一部分傳送所需要的時鍾周期數。這個參數越小，則內存的速度越快。必須注意部分內存不能運行在較低的延遲，可能會丟失數據，因此在提醒大家把CAS延遲設為2或2.5的同時，如果不穩定就只有進一步提高它了。而且提高延遲能使內存運行在更高的頻率，所以需要對內存超頻時，應該試著提高CAS延遲。
該參數對內存性能的影響最大，在保證系統穩定性的前提下，CAS值越低，則會導致更快的內存讀寫操作。CL值為2為會獲得最佳的性能，而CL值為3可以提高系統的穩定性。注意，WinbondBH-5/6晶元可能無法設為3。
RAS# to CAS# Delay(tRCD)
可選的設置：Auto，0，1，2，3，4，5，6，7。
該值就是「3-4-4-8」內存時序參數中的第2個參數，即第1個4。RAS# to CAS# Delay(也被描述為：tRCD、RAS to CAS Delay、Active to CMD)，表示"行定址到列定址延遲時間"，數值越小，性能越好。對內存進行讀、寫或刷新操作時，需要在這兩種脈沖信號之間插入延遲時鍾周期。在JEDEC規范中，它是排在第二的參數，降低此延時，可以提高系統性能。建議該值設置為3或2，但如果該值設置太低，同樣會導致系統不穩定。該值為4時，系統將處於最穩定的狀態，而該值為5，則太保守。
如果你的內存的超頻性能不佳，則可將此值設為內存的默認值或嘗試提高tRCD值。
Min RAS# Active Timing(tRAS)
可選的設置：Auto，00，01，02，03，04，05，06，07，08，09，10，11，12，13，14，15。
該值就是該值就是「3-4-4-8」內存時序參數中的最後一個參數，即8。Min RAS# Active Time (也被描述為：tRAS、Active to Precharge Delay、Row Active Time、Precharge Wait State、Row Active Delay、Row Precharge Delay、RAS Active Time)，表示「內存行有效至預充電的最短周期」，調整這個參數需要結合具體情況而定，一般我們最好設在5－10之間。這個參數要根據實際情況而定，並不是說越大或越小就越好。
如果tRAS的周期太長，系統會因為無謂的等待而降低性能。降低tRAS周期，則會導致已被激活的行地址會更早的進入非激活狀態。如果tRAS的周期太短，則可能因缺乏足夠的時間而無法完成數據的突發傳輸，這樣會引發丟失數據或損壞數據。該值一般設定為CAS latency + tRCD + 2個時鍾周期。如果你的CAS latency的值為2，tRCD的值為3，則最佳的tRAS值應該設置為7個時鍾周期。為提高系統性能，應盡可能降低tRAS的值，但如果發生內存錯誤或系統死機，則應該增大tRAS的值。
如果使用DFI的主板，則tRAS值建議使用00，或者5-10之間的值。
Row Precharge Timing(tRP)
可選的設置：Auto，0，1，2，3，4，5，6，7。
該值就是「3-4-4-8」內存時序參數中的第3個參數，即第2個4。Row Precharge Timing (也被描述為：tRP、RAS Precharge、Precharge to active)，表示"內存行地址控制器預充電時間"，預充電參數越小則內存讀寫速度就越快。
tRP用來設定在另一行能被激活之前，RAS需要的充電時間。tRP參數設置太長會導致所有的行激活延遲過長，設為2可以減少預充電時間，從而更快地激活下一行。然而，想要把tRP設為2對大多數內存都是個很高的要求，可能會造成行激活之前的數據丟失，內存控制器不能順利地完成讀寫操作。對於桌面計算機來說，推薦預充電參數的值設定為2個時鍾周期，這是最佳的設置。如果比此值低，則會因為每次激活相鄰緊接著的bank將需要1個時鍾周期，這將影響DDR內存的讀寫性能，從而降低性能。只有在tRP值為2而出現系統不穩定的情況下，將此值設定為3個時鍾周期。
如果使用DFI的主板，則tRP值建議2-5之間的值。值為2將獲取最高的性能，該值為4將在超頻時獲取最佳的穩定性，同樣的而該值為5，則太保守。大部分內存都無法使用2的值，需要超頻才可以達到該參數。
Row Cycle Time(tRC)
可選的設置：Auto，7-22，步幅值1。
Row Cycle Time(tRC、RC)，表示「SDRAM行周期時間」，它是包括行單元預充電到激活在內的整個過程所需要的最小的時鍾周期數。
其計算公式是：row cycle time (tRC) = minimum row active time(tRAS) + row precharge time(tRP)。因此，設置該參數之前，你應該明白你的tRAS值和tRP值是多少。如果tRC的時間過長，會因在完成整個時鍾周期後激活新的地址而等待無謂的延時，而降低性能。然後一旦該值設置過小，在被激活的行單元被充分充電之前，新的周期就可以被初始化。
在這種情況下，仍會導致數據丟失和損壞。因此，最好根據tRC = tRAS + tRP進行設置，如果你的內存模塊的tRAS值是7個時鍾周期，而tRP的值為4個時鍾周期，則理想的tRC的值應當設置為11個時鍾周期。
Row Refresh Cycle Time(tRFC)
可選的設置：Auto，9-24，步幅值1。
Row Refresh Cycle Time(tRFC、RFC)，表示「SDRAM行刷新周期時間」，它是行單元刷新所需要的時鍾周期數。該值也表示向相同的bank中的另一個行單元兩次發送刷新指令(即：REF指令)之間的時間間隔。tRFC值越小越好，它比tRC的值要稍高一些。
如果使用DFI的主板，通常tRFC的值不能達到9，而10為最佳設置，17-19是內存超頻建議值。建議從17開始依次遞減來測試該值。大多數穩定值為tRC加上2-4個時鍾周期。
Row to Row Delay(RAS to RAS delay)(tRRD)
可選的設置：Auto， 0-7，每級以1的步幅遞增。
Row to Row Delay，也被稱為RAS to RAS delay (tRRD)，表示"行單元到行單元的延時"。該值也表示向相同的bank中的同一個行單元兩次發送激活指令(即：REF指令)之間的時間間隔。tRRD值越小越好。
延遲越低，表示下一個bank能更快地被激活，進行讀寫操作。然而，由於需要一定量的數據，太短的延遲會引起連續數據膨脹。於桌面計算機來說，推薦tRRD值設定為2個時鍾周期，這是最佳的設置，此時的數據膨脹可以忽視。如果比此值低，則會因為每次激活相鄰緊接著的bank將需要1個時鍾周期，這將影響DDR內存的讀寫性能，從而降低性能。只有在tRRD值為2而出現系統不穩定的情況下，將此值設定為3個時鍾周期。
如果使用DFI的主板，則tRRD值為00是最佳性能參數，4超頻內存時能達到最高的頻率。通常2是最合適的值，00看上去很奇怪，但有人也能穩定運行在00-260MHz。
Write Recovery Time(tWR)
可選的設置：Auto，2，3。
Write Recovery Time (tWD)，表示「寫恢復延時」。該值說明在一個激活的bank中完成有效的寫操作及預充電前，必須等待多少個時鍾周期。這段必須的時鍾周期用來確保在預充電發生前，寫緩沖中的數據可以被寫進內存單元中。同樣的，過低的tWD雖然提高了系統性能，但可能導致數據還未被正確寫入到內存單元中，就發生了預充電操作，會導致數據的丟失及損壞。
如果你使用的是DDR200和266的內存，建議將tWR值設為2；如果使用DDR333或DDR400，則將tWD值設為3。如果使用DFI的主板，則tWR值建議為2。
Write to Read Delay(tWTR)
可選的設置：Auto，1，2。
Write to Read Delay (tWTR)，表示「讀到寫延時」。三星公司稱其為「TCDLR (last data in to read command)」，即最後的數據進入讀指令。它設定向DDR內存模塊中的同一個單元中，在最後一次有效的寫操作和下一次讀操作之間必須等待的時鍾周期。
tWTR值為2在高時鍾頻率的情況下，降低了讀性能，但提高了系統穩定性。這種情況下，也使得內存晶元運行於高速度下。換句話說，增加tWTR值，可以讓內容模塊運行於比其默認速度更快的速度下。如果使用DDR266或DDR333，則將tWTR值設為1；如果使用DDR400，則也可試著將tWTR的值設為1，如果系統不穩定，則改為2。
Refresh Period(tREF)
可選的設置：Auto， 0032-4708，其步進值非固定。
Refresh Period (tREF)，表示「刷新周期」。它指內存模塊的刷新周期。
先請看不同的參數在相同的內存下所對應的刷新周期(單位：微秒，即：一百萬分之一秒)。?號在這里表示該刷新周期尚無對應的准確數據。
1552= 100mhz(?.??s)
2064= 133mhz(?.??s)
2592= 166mhz(?.??s)
3120= 200mhz(?.??s)
---------------------
3632= 100mhz(?.??s)
4128= 133mhz(?.??s)
4672= 166mhz(?.??s)
0064= 200mhz(?.??s)
---------------------
0776= 100mhz(?.??s)
1032= 133mhz(?.??s)
1296= 166mhz(?.??s)
1560= 200mhz(?.??s)
---------------------
1816= 100mhz(?.??s)
2064= 133mhz(?.??s)
2336= 166mhz(?.??s)
0032= 200mhz(?.??s)
---------------------
0388= 100mhz(15.6us)
0516= 133mhz(15.6us)
0648= 166mhz(15.6us)
0780= 200mhz(15.6us)
---------------------
0908= 100mhz(7.8us)
1032= 133mhz(7.8us)
1168= 166mhz(7.8us)
0016= 200mhz(7.8us)
---------------------
1536= 100mhz(3.9us)
2048= 133mhz(3.9us)
2560= 166mhz(3.9us)
3072= 200mhz(3.9us)
---------------------
3684= 100mhz(1.95us)
4196= 133mhz(1.95us)
4708= 166mhz(1.95us)
0128= 200mhz(1.95us)
如果採用Auto選項，主板BIOS將會查詢內存上的一個很小的、名為「SPD」(Serial Presence Detect )的晶元。SPD存儲了內存條的各種相關工作參數等信息，系統會自動根據SPD中的數據中最保守的設置來確定內存的運行參數。如過要追求最優的性能，則需手動設置刷新周期的參數。一般說來，15.6us適用於基於128兆位內存晶元的內存（即單顆容量為16MB的內存），而7.8us適用於基於256兆位內存晶元的內存（即單顆容量為32MB的內存）。注意，如果tREF刷新周期設置不當，將會導致內存單元丟失其數據。
另外根據其他的資料顯示，內存存儲每一個bit，都需要定期的刷新來充電。不及時充電會導致數據的丟失。DRAM實際上就是電容器，最小的存儲單位是bit。陣列中的每個bit都能被隨機地訪問。但如果不充電，數據只能保存很短的時間。因此我們必須每隔15.6us就刷新一行。每次刷新時數據就被重寫一次。正是這個原因DRAM也被稱為非永久性存儲器。一般通過同步的RAS-only的刷新方法（行刷新），每行每行的依次刷新。早期的EDO內存每刷新一行耗費15.6us的時間。因此一個2Kb的內存每列的刷新時間為15.6?s x2048行=32ms。
如果使用DFI的主板，tREF和tRAS一樣，不是一個精確的數值。通常15.6us和3.9us都能穩定運行，1.95us會降低內存帶寬。很多玩家發現，如果內存質量優良，當tREF刷新周期設置為3120=200mhz(?.??s)時，會得到最佳的性能／穩定性比。
Write CAS# Latency(tWCL)
可選的設置：Auto，1-8
Write CAS Latency (tWCL)，表示「寫指令到行地址控制器延時」。SDRAM內存是隨機訪問的，這意味著內存控制器可以把數據寫入任意的物理地址，大多數情況下，數據通常寫入距離當前列地址最近的頁面。tWCL表示寫入的延遲，除了DDRII，一般可以設為1T，這個參數和大家熟悉的tCL（CAS-Latency）是相對的，tCL表示讀的延遲。
DRAM Bank Interleave
可選的設置：Enable， Disable
DRAM Bank Interleave，表示「DRAM Bank交錯」。這個設置用來控制是否啟用內存交錯式(interleave)模式。Interleave模式允許內存bank改變刷新和訪問周期。一個bank在刷新的同時另一個bank可能正在訪問。最近的實驗表明，由於所有的內存bank的刷新周期都是交叉排列的，這樣會產生一種流水線效應。
雖然interleave模式只有在不同bank提出連續的的定址請求時才會起作用，如果處於同一bank，數據處理時和不開啟interleave一樣。CPU必須等待第一個數據處理結束和內存bank的刷新，這樣才能發送另一個地址。目前所有的內存都支持interleave模式，在可能的情況下我們建議打開此項功能。
對於DFI主板來說，任何情況下該設置都應該是Enable，可以增大內存的帶寬。Disable對將減少內存的帶寬，但使系統更加穩定。
DQS Skew Control
可選的設置：Auto，Increase Skew，Decrease Skew
DQS Skew Control，表示「DQS時間差控制」。穩定的電壓可以使內存達到更高的頻率，電壓浮動會引起較大的時間差（skew），加強控制力可以減少skew，但相應的DQS（數據控制信號）上升和下降的邊緣會出現電壓過高或過低。一個額外的問題是高頻信號會引起追蹤延遲。DDR內存的解決方法是通過簡單數據選通脈沖來增加時鍾推進。
DDRII引進了更先進的技術：雙向的微分I/O緩存器來組成DQS。微分表示用一個簡單脈沖信號和一個參考點來測量信號，而並非信號之間相互比較。理論上提升和下降信號應該是完全對成的，但事實並非如此。時鍾和數據的失諧就產生了DQ-DQS skew。
如下圖所示。
對於DFI主板來說，建議設置為Increase Skew可以提升性能，而Decrease Skew在犧牲一定性能的情況下，可以增加穩定性。
DQS Skew Value
可選的設置：Auto，0-255，步進值為1。
當我們開啟了DQS skew control後，該選項用來設定增加或減少的數值。這個參數對系統的影響並不很敏感。 對於DFI主板來說，開啟"Increase Skew"選項後，可以將該值設為50-255之間的值。值越大，表示速度越快。
DRAM Drive Strength
可選的設置：Auto，1-8，步進值為1。
DRAM Drive Strength（也被稱為：driving strength），表示「DRAM驅動強度」。這個參數用來控制內存數據匯流排的信號強度，數值越高代表信號強度越高，增加信號強度可以提高超頻的穩定性。但是並非信號強度高就一定好，三星的TCCD內存晶元在低強度信號下性能更佳。
如果設為Auto，系統通常會設定為一個較低的值。對使用TCCD的晶元而言，表現會好一些。但是其他的內存晶元就並非如此了，根據在DFI NF4主板上調試和測試的結果，1、3、5 、7都是性能較弱的參數，其中1是最弱的。2、4、6、8是正常的設置，8提供了最強的信號強度。TCCD建議參數為3、5或7，其他晶元的內存建議設為6或8。
DFI用戶建議設置：TCCD建議參數為3、5、7，其他晶元的內存建議設為6或8。
DRAM Data Drive Strength
可選的設置：Auto，1-4，步進值為1。
DRAM Data Drive Strength表示「DRAM數據驅動強度」。這個參數決定內存數據匯流排的信號強度，數值越高代表信號強度越高。它主要用於處理高負荷的內存讀取時，增加DRAM的駕馭能力。因此，如果你的系統內存的讀取負荷很高，則應將該值設置為高(Hi/High)。它有助於對內存數據匯流排超頻。但如果你並沒有超頻，提升內存數據線的信號強度，可以提高超頻後速度的穩定性。此外，提升內存數據匯流排的信號強度並不能增強SDRAM DIMM的性能。因此，除非你內存有很高的讀取負荷或試圖超頻DIMM，建議設置DRAM Data Drive Strength的值為低(Lo/Low)。
要處理大負荷的數據流時，需要提高內存的駕馭能力，你可以設為Hi或者High。超頻時，調高此項參數可以提高穩定性。此外，這個參數對內存性能幾乎沒什麼影響。所以，除非超頻，一般用戶建議設為Lo/Low。
DFI用戶建議設置：普通用戶建議使用level 1或3，如果開啟了CPC，可能任何高於1的參數都會不穩定。部分用戶開啟CPC後能運行在3。更多的人關閉CPC後2-4都能夠穩定運行。當然最理想的參數是開啟CPC後設為level4。
Strength Max Async Latency
可選的設置：Auto，0-15，步進值為1。
Strength Max Async Latency目前還沒能找到任何關於此項參數的說明，不知道其功能。感覺網友的經驗，在進行Everest的LatencyTest時，可以看出一些差別。在我的BH-6上，參數從8ns到7ns在Latency Test的測試結果中有1ns的區別。從7ns調低6ns後，測試結果又減少了2ns。
DFI主板建議設置：BIOS中的默認值為7ns，建議大家在5-10之間調節。6ns對內存的要求就比較高了，建議使用BH-5和UTT晶元的用戶可以嘗試一下，但對TCCD不適用。7ns的要求低一些，UTT和BH-5設為7n比較適合超頻。8ns對UTT和BH-5就是小菜一碟，8ns時TCCD通常能穩定運行在DDR600，如果想超頻到DDR640就必須設為9ns甚至更高了。
Read Preamble Time
可選的設置：Auto，2.0-9.5，步進值為0.5。
Read Preamble Time這個參數表示DQS（數據控制信號）返回後，DQS又被開啟時的時間間隔。Samsung早期的顯存資料顯示，這個參數是用以提升性能的。DQS信號是雙向的，無論從圖形控制器到DDR SGRAM還是從DDR SGRAM到圖形控制器都起作用。
DFI主板建議設置：BIOS中的該值設置為Auto時，實際上此時執行的是默認值5.0。建議大家在4.0-7.0之間調節，該值越小越好。
Idle Cycle Limit
可選的設置：Auto，0-256，無固定步進值。
Idle Cycle Limit這個參數表示「空閑周期限制」。這個參數指定強制關閉一個也打開的內存頁面之前的memclock數值，也就是讀取一個內存頁面之前，強制對該頁面進行重充電操作所允許的最大時間。
DFI主板建議設置：BIOS中的該值設置為Auto時，實際上此時執行的是默認值256。質量好的內存可以嘗試16-32，華邦（WINBOND）BH-5顆粒的產品能穩定運行在16。Idle Cycle Limit值越低越好。
Dynamic Counter
可選的設置：Auto， Enable， Disable。
Dynamic Counter這個參數表示「動態計數器」。這個參數指定開啟還是關閉動態空閑周期計數器。如果選擇開啟（Enable），則會每次進入內存頁表(Page Table)就強制根據頁面沖突和頁面錯誤(conflict/page miss：PC/PM)之間通信量的比率而動態調整Idle Cycle Limit的值。這個參數和前一個Idle Cycle Limit是密切相關的，啟用後會屏蔽掉當前的Idle Cycle Limit，並且根據沖突的發生來動態調節。
DFI主板建議設置：BIOS中的該值設置為Auto和關閉和一樣的。打開該設置可能會提升性能，而關閉該設置，可以使系統的更穩定。
R/W Queue Bypass
可選的設置：Auto，2x，4x，8x，16x。
R/W Queue Bypass表示「讀／寫隊列忽略」。這個參數指定在優化器被重寫及DCI (設備控制介面：Device Control Interface)最後一次的操作被選定前，忽略操作DCI的讀/寫隊列的時間。這個參數和前一個Idle Cycle Limit是相類似，只是優化器影響內存中的讀／寫隊列。
DFI主板建議設置：BIOS中的該值默認為16x。如果你的系統穩定，則保留該值。但如果不穩定，或者要超頻，就只有降低到8x甚至更低的4x或2x。該值越大，則說明系統性能越強，該值越小，則會是系統越穩定。
Bypass Max
可選的設置：Auto， 0x-7x， 步進值為1。
Bypass Max表示「最大忽略時間」。這個參數表示優化器選擇否決之前，最後進入DCQ（Dependence Chain Queue）的可以被優化器忽略的時間。仔細研究後，我覺得這個參數會影響內存到CPU內存控制器的連接。
DFI主板建議設置：BIOS中的該值默認為7x。建議4x或7x，兩者都提供了很好的性能及穩定性。如果你的系統穩定，則保留該值。但如果不穩定，或者要超頻，就只有降低到8x甚至更低的4x或2x。該值越大，則說明系統性能越強，該值越小，則會是系統越穩定。
32 Byte Granulation
可選的設置：Auto，Disable (8burst)，Enable(4burst)。
32 Byte Granulation表示"32位顆粒化"。當該參數設置為關閉(Disable)時，就可以選擇突發計數器，並在32位的數據存取的情況下，最優化數據匯流排帶寬。因此該參數關閉後可以達到最佳性能的目的。
DFI主板建議設置：絕大多數情況下，建議選擇Disable(8burst)選項。開啟Enable (4burst)可以使系統更穩定一些。

⑷ 三菱twrp指令是什麼意思

TWR時鍾數據寫入指令，P代表它是一個脈沖指令，即接通條件為ON時，該指令執行一個掃描周期。

⑸ 標志407咋樣

具體怎麼樣你去試駕了就知道了。
別人說的都是空的

⑹ 卡西歐手錶盤上的TM 、WT、ST、TR 都代表什麼意思

所表達的意思如下：

一、AL：鬧鈴模式；

二、TM：現在時間；

三、WT：世界時間；

四、ST：秒錶計時；

五、TR ：倒數計時器。

⑺ 三菱plc中fwd代表什麼意思

寫錯了吧，應該是TRD，這個是時鍾數據讀取；
TWR指令是時鍾數據寫入！希望能對你有幫助

⑻ 內存條編號和具體意思！

3D RAM(3 DIMESION RAM)： 三維視頻處理器專用存儲器

CDRAM(Cached DRAM)：高速緩存存儲器

CVRAM(Cached VRAM)：高速緩存視頻存儲器

DRAM(Dynamic RAM)：動態存儲器 一種隨機存取記憶體 (RAM)，記憶體不會一直保存記憶內容，會隨著時間而將內容流失，技術上來說就是，記憶體必須不斷的重新的加強 (REFRESHED) 電位差量，否則電位差將降低至無法有足夠的能量表現每一個記憶單位處於何種狀態。價格較靜態記憶體 (SRAM) 便宜，但存取速度較慢，耗電量較大。

EDRAM (Enhanced DRAM)： 增強型動態存儲器

EDO RAM(Extended Date Out RAM)：擴展數據模式存儲器

EDO SRAM(Extended Date Out SRAM)：擴展數據模式靜態存儲器

EDO VRAM(Extended Date Out VRAM)：擴展數據模式視頻存儲器

FPM RAM(Fast Page Mode)：快速頁模式DRAM，當一個存取與前一次存取為同一記憶體頁 (PAGE) 時，不用傳輸 ROW 地址以加快存取速度。 由於以頁為單位加速，又稱為 PAGE MODE MEMORY，存取速度從 120 NS 到 60 NS。 FPM 技術在 EDO DRAM 技術出現之前是最常見的 DRAM 種類。

FRAM(Ferro electric RAM)： 鐵電體存儲器

MDRAM(Multi Bank DRAM)：多槽動態存儲器由 MOSYS 公司所發展的記憶體 (MEMORY) 架構，與傳統架構不同的是 MDRAM 將 BANK 的容量縮小，並使每一個 BANK 使用獨立的匯流排 (BUS) 輸出入埠 (I/O PORT)，這樣的結果是 MDRAM 能同時存取數個 BANK，使資料的讀寫速度加快，並且能夠用較小的數量增加記憶體。

NVRAM(Non-Volatile Random Access Memory)：中斷電源時仍能保存資料的隨機存取記憶體 (RAM)。

SDRAM(Synchronous DRAM)：同步動態存儲器:一種能夠與處理器 (CPU) 匯流排 (BUS) 同步運作，時脈可達 66,100,133 MHZ 的 DRAM，並能夠同時開啟兩個記憶體頁 (PAGE)。

SGRAM(Signal RAM)：單口存儲器

SRAM(Static RAM)： 靜態存儲器:一種隨機存取記憶體 (RAM)，存取速度比 PB SRRAM(Pipeline Burst SRAM):一種支援 PIPELINED 與沖刺模式 (BURST) 的DRAM 快，不像 DRAM 需要不停的 REFRESH，但製造成本較高，通常用來作為快取 (CACHE) 記憶體使用

SVRAM(Synchronous VRAM)： 同步視頻存儲器

VRAM(Video RAM)：視頻存儲器:專為繪圖影像卡 (VIDEO ADAPTER) 所設計的隨機存取記憶體 (RAM)，與一般 RAM 不同的是，VRAM 能夠使 RAMDAC 能夠與影像處理器 (PROCESSOR) 同時存取資料，加速圖像的顯示。

WRAM(Windows RAM)：視頻存儲器(圖形處理能力優於VRAM)有與 VRAM 類似的特性，但速度表現比 VRAM 更佳。

PC100 PC100內存條

按照Intel的定義

PC100 SDRAM規范包含：內存條上電路的各部分線長最大值與最小值；電路線寬與間距的精確規格；保證6層PCB板製作（分別為：信號層、電源層、信號層、基層、信號層），具備完整的電源層與地線層；具備每層電路板間距離的詳細規格；精確符合發送、載入、終止等請求的時間；詳細的EEPROM編程規格；詳細的SDRAM組成規格；特殊的標記要求；電磁干擾抑制；可選鍍金印刷電路板。

凡是時鍾周期TCK≤10ns,存取時間TAC≤6ns，主板時鍾頻率設置在100MHz下，並且在BIOS中Chipset Features Setup選項里SDRAM CASLatency Time（CAS延遲時間）中，CAS可設為2或3並帶SPD的SDRAM內存條都是PC100內存條。

從外觀上來看，PC100內存條最典型的特徵是正面右上角的8腳SOIC封裝的小晶元，這就是SPD晶元，如果你沒看到這個SPD晶元，板上只留了8個焊點，那麼這就不是PC100，但並不是說此內存條無法穩定工作在100MHz.

PC100內存條編號

表示為：PCX-ABC-DEF的形式。

1、X代表工作頻率，66MHz或100MHz等

2、A代表最小的CAS Latency數，時鍾數一般為2或3

3、B代表最小的tRCD（RAS相對CAS的延時）時間，時鍾數一般是2

4、C代表最小tRP（RAS預充電時間），時鍾數一般是2

5、D代表最大tAC（Access time from CLK）時間，多為6ns、7ns等數值

6、E代表SPD的版本號V1.2

7、F是一個保留值為0。

PC133 PC133 SDRAM

由台灣VIA威盛公司制定的。133MHz的工作環境下正常工作，在其系統時鍾周期tCK(System clock cycle time)的數值的規格部分必須至少為7.5ns，tAC不超過5.4ns,工作頻率為133MHz。對於PC133 SDRAM來說，在CAS Latency=3，能正常工作，但在CL=2，外頻為133MHz的時並不能保證能正常工作。

PC133 SDRAM 的數據帶寬 1.06 GB/s(64 bit/8 x 133 MHz)，比 Direct RAMBUS DRAM 的 1.6 GB/s 低，但PC133 SDRAM是PC100 SDRAM 的延伸。

SPD（串列存在檢測）

SPD（串列存在檢測）是許多SDRAM DIMM模塊所具有的新功能，它使BIOS能夠更容易地配置系統以適應SDRAM的性能參數。

，通常是1個8針的SOIC封裝（3mm*4mm）型號多為24LC01B，位置一般處在內存條正面的右側，裡面記錄了諸如內存的速度、容量、電壓與行、列地址寬等信息。

SPD(Serial Presence Detect串列存在檢測)設備是一個8腳的串列EEPROM晶元（Electrically Erasable Programmable ROM電可擦寫存儲器），其中存儲著DIMM模塊的容量、速度、電壓以及行、列地址帶寬等參數信息。BIOS在上電檢測階段讀取這些參數，然後自動地調整CMOS有關選項，從而獲得最高的性能和可靠性。

沒有SPD，在使用EDO DIMM時不會有問題，由於SDRAM以EDO RAM兩倍的速度工作,使用沒有SPD的SDRAM DIMM時系統無法啟動。

帶有SPD的DIMM的正面靠右邊的地方有一個8腳3mm*4mm的SOIC封裝的256位元組的EEPROM小晶元。型號以24LC01B居多。帶有SPD的DIMM能夠用於所有支持SDRAM的主板，有些主板要求SDRAM必須帶有SPD。

內存晶元的標識

內存晶元的標識中通常包括：廠商代號、單片容量、晶元類型、工作速度、生產日期等，以及電壓、容量系數和特殊標識。

以「??XXX64160AT-10」為例，「??」是廠商的標志代號。

1、廠商代號：

AAA NMB
BM IBM
HM Hitachi日立
HY Hyundai 現代電子
HYB Siemens 西門子
GM LG-Semicon
KM或M Samsung 三星
LH SHARP 夏普
M5M Hitsubishi
MB Fujitsu 富士通
MCM Motorola
MN Matsushita
MSM OKI
MT Micron 美凱龍
NN NPNX
TC或TD Toshiba東芝
TI TMS德州儀器
uPD NEC日電

2、xxx 廠商內部標識

3、64是指64Mbit的容量 注意是bit[位]，而不是Byte[位元組]

4、16表示每塊小晶元的位數是16位，對於現在64位的匯流排系統，需4片這樣的晶元才能構成可用的SIMM內存條:64Mbit/8*(64/16)=32MB，它就是32MB的內存。如果SIMM內存條上有8片這樣的小晶元，當然就是8/4*32=128MB一條的內存。

5、0表示這是一條SDRAM；

6、「-」後的數字表示晶元的系統時鍾周期或存取時間。通常在「-」前的第一個數字標示的是內存的類型標識，單數是EDO RAM，雙數則是SDRAM。

位組(Byte):，一組二進位 (BINARY) 的位 (BIT) 集合。
通常稱 8 個位為一個位組，但是這只是習慣，而大部分的系統也都定義 8 個位為一個位組，其它數目的位組定義也可以使用，只是可能會產生誤解。
位組的計量單位有:
1。 KILOBYTE，KB，2 的 10 次方 : 1024 BYTE。
2。 MEGABYTE，MB，2 的 20 次方 : 1048576 BYTE，或 1024 KBYTE。
3。 GIGABYTE，GB，2 的 30 次方 : 1073741824 BYTE，或 1024 MEGABYTE。
4。 TERABYTE，TB，2 的 40 次方 : 1099511627776 BYTE，或 1024 GIGABYTE。
5。 PETABYTE，2 的 50 次方 : 1125899906842624 BYTE，或 1024 TERABYTE。
6。 EXABYTE，2 的 60 次方 : 1152921504606846976 BYTE，或 1024 PETABYTE。
7。 ZETTABYTE，2 的 70 次方 : 1024 EXABYTE。
8。 YOTTABYTE，2 的 80 次方 : 1024 ZETTABYTE。

內存(Memory):記憶體，儲存資料的裝置，主要分為為 RAM 或 ROM。

SIMM(Single In_Line Memory Mole):一種將記憶體 (MEMORY) 晶元 (CHIP) 焊在表面的電路板模組，使記憶體的安裝與拆除較直接安裝晶元為容易。SIMM 的資料寬度為 32 位 (BIT)，而一種新技術稱為 DIMM 的記憶體模組，資料寬度為 64 位

DIMM (Dual In-Line Memory Mole):將數個記憶體 (MEMORY) 晶元 (CHIP) 裝於一塊電路板上的記憶體模組，DIMM 的資料信道寬度是 SIMM 的兩倍，為 64 位 (BIT)。

ECC (Error-Correcting Code):一種含有特殊電路，能夠自我檢查錯誤及更正的記憶體 (MEMORY)。

時鍾周期：它代表RAM所能運行的最大頻率，這個數字越小說明所能運行的頻率就越高。對於一片普通的PC-100 SDRAM來說，它晶元上的標識-10代表了它的運行時鍾周期為10ns，即可以在100MHZ的外頻下正常工作。
存取時間：代表讀取數據所延遲的時間。目前大多數SDRAM晶元的存取時間為7、8或10ns。

CAS的延遲時間。這是縱向地址脈沖的反應時間,也是在一定頻率下衡量支持不同規范的內存的重要標志之一。如PC133的SDRAM在外頻為133MHz時，能運行在CAS Latency = 3，也就是說這時它們讀取數據的延遲時間可以是三個時鍾周期。

⑼ 24C02的主要應用：

1. 不同牌號24C02的性能區別
24C02與單片機的介面非常簡單，如下圖所示。E0，E1，E2為器件地址線，WP為防寫引腳，SCL，SDA為二線串列介面，符合I2C匯流排協議。在一般單片機系統中，24C02 數據受到干擾的情況是很少的，但是隨著單片機抗干擾性能的變差，以及惡劣工業環境中單片機系統的應用，一些智能單片機控制系統相繼出現24C02數據被沖掉的問題，而且隨著單片機的牌號以及24C02的牌號不同而出現不同程度的干擾現象。以前通過簡單的器件之間替換比較，發現不同牌號的24C02其抗干擾性能是不一樣的，於是就認定24C02器件存在質量好壞的問題。後來在一次偶然的機會里，發現有些24C02的WP引腳並不起到保護作用，也就是說將 WP引腳與CPU輸出引腳斷開並保持高電平的情況下，CPU仍然能夠對24C02中的數據進行修改寫入！在驚訝之餘，筆者收集了許多不同牌號的24C02 進行試驗，除了基本的讀寫功能外，還對地址功能以及WP引腳保護功能進行了全面的檢測，發現一種ATMEL（激光印字）以及XICOR牌號的24C02具有全面的符合I2C匯流排協議的功能，而有些牌號24C02要麼沒有WP引腳保護功能，要麼沒有器件地址功能（即2 片24C02不能共用一個I2C匯流排），有些甚至兩種功能均無。所以說一些同樣功能型號的電子器件在兼容性上往往會帶來意想不到的問題，值得引起注意。
2. 24C02器件的選用
無論是智能儀器儀表還是單片機工業控制系統都要求其數據能夠安全可靠而不受干擾，特別是一些重要的設定參數（如溫度控制設定值）受到干擾後變成一個很大的數字，這時就有可能發生燒箱毀物的破壞性後果，給生產和經濟帶來損失，因此必須選用可靠的24C02器件作為數據儲存單元。
對於只用一片24C02器件的系統，因為不需要分辨不同的地址，只要WP保護功能正常就可以了，這只要斷開WP與CPU連線且保持高電平，再試一下系統數據讀寫功能是否正常就可以了。而這一點對軟體抗干擾技術也是至關重要的。一般來說，同種牌號的24C02器件性能是一樣的，可以採用抽樣試驗決定取捨；對於有2片24C02以上的系統，必須嚴格檢查其器件定址功能，這可以輪流撥下其中一片24C02器件，檢查相應的數據存取功能，若沒有交叉出錯現象則可以選用。
3. 提高24C02數據安全的軟體措施
（1）建議數據以十進制BCD碼方式存入24C02，這樣可以提高有效數據的冗餘度，即24C02中的存儲單元其有效數據為0-9，大於9則為無效數據。這樣，在數據寫入24C02之前就可以插入校驗子程序，對預備寫入的數據進行檢查，若該RAM數據已經受到干擾，其值大多數應落在大於9的范圍內（可能性百分比系數為246/256），故此當數據大於9時就禁止執行寫入24C02的子程序，以免錯誤數據寫入24C02，而對正常需要修改的參數無影響。
（2） 24C02中數據保持冗餘度後，還可以對讀出數據進行檢查，若為大於9的非正常數據，說明24C02中數據已經受到干擾，此干擾值是絕對不能用的，對於特定的系統可以採取不同的方法，比如帶溫度控制的培養箱等系統，如其溫控范圍為0～50℃，則數據出錯後，讀入值可能變成200℃或更高值，這是非常危險的，針對這種情況可以將設定值硬性規定為某一個安全值比如25℃，因為不知道原先設置的參數值，這也是無可奈何的事情。
（3）對寫入24C02子程序設置軟體口令，口令符合可以執行寫入，否則拒絕寫入。具體做法是：設置寫口令寄存器EPSW，按正常CPU執行程序的脈絡，找出所有的數據寫入24C02前的必經之路，比如，一般下在功能鍵按下後經過一些數據處理，最終將要保存的參數寫入24C02，這時可以在鍵掃描子程序里，當有鍵輸入時，對寫口令寄存器EPSW置數5AH，然後在寫24C02子程序中緊跟指令CLR WP後插入檢查口令語句，判斷EPSW值若為5AH，則允許繼續執行，否則立即返回，不許執行寫入數據。當正確執行完寫入24C02子程序後需對EPSW 清0，並且在主程序適當的地方加上EPSW清0指令，反復冗餘執行。這樣程序受到干擾時，EPSW多數為0，即使EPSW數受到干擾時，也很少有機會剛好等於5AH，使錯誤數據非正常寫入24C02的機會大大減少。
數據寫入24C02子程序插入口令形式：
WRIT： CLR WP
MOV R1, #EPSW
MOV A, @R1
CJNE A, #5AH,WERR
…… ；
數據寫入24C02操作部分:
WERR： SETB WP
MOV R1, #EPSW
MOV @R1, #0
RET
其編程順序刻參考下面程序流程圖
4．保護24C02數據的硬體措施
在某些干擾特別嚴重的場合，24C02數據還是有可能被沖掉，最徹底的方法是利用硬體來干預寫入數據過程。一般情況下，是將WP引腳與CPU引腳斷開，而與功能鍵連接起來，功能鍵沒按下時，WP保持高電平，只有功能鍵按下時，WP才是低電平，允許寫操作。當然，這樣一來對於某些過程量需要程式控制存入 24C02時就辦不到了，這也是利用功能鍵同步保護24C02數據的一種不方便之處。
如果寫入24C02的數據跟2 個按鍵有關，則可以用二極體隔離，採用如圖2的形式。
這樣兩鍵本身互不影響，而任一鍵按下都能使WP變低，使數據寫入操作有效，對於多鍵關聯，依此類推多放幾個二極體隔離就可以了。
5．結束語
以上所述的軟硬體措施在具體的單片機控制系統中可以靈活應用,硬體聯鎖保護比較徹底,但是單獨通過程序修改24C02中的某些數據就不可能了；軟體保護比較靈活，可以隨時對控制過程中處理的數據存入24C02，以達到掉電保存的目的。在筆者設計的智能光照箱單片機控制系統中，由於日光燈起動和壓縮機起動及關斷時的電源高頻干擾，系統的溫度設定值及時間設定值曾經經常發生變化，採用上述軟硬體並用的措施後系統運行穩定可靠，再也沒有發生設定數據被沖掉的現象。
6、重要補充（醉清風補）
在使用了N多個廠家24c02後發現：很多廠家的的Twr時間不一樣，這樣會導致有些開發工程師軟體設計上帶來麻煩，順便說下Twr時間是上一次寫記憶到下一次寫記憶的間隔時間，英文資料里要求24c02內部寫數據最大時間為10ms，也就是說在軟體設計時，應該把2次寫記憶時間間隔控制在大於Twr時間即間隔大於10ms，這樣就不會有問題了，不同的晶元Twr時間相差很大，ATMEL24C02為標準的晶元Twr實際在2ms左右，其他雜牌24C02晶元Twr實際時間一般都在4ms以上，所以建議各位工程師設計時Twr時間一定要控制在大於Twr時間，否則即使會在批量時暴露問題（哎！本人吃虧不少啊，教訓得出來的啊，也怪自己不好好讀英文資料，呵呵，血的教訓換來給大家參考），所以在選用24C02晶元時，這項功能也可以檢測下，Twr時間越小越好，也就是說24C02內部寫數據速度更快。