Ⅰ 航空專用積體電路詳細資料大全
基本介紹
- 書名 ：航空專用積體電路
- 又名 ：Airline professional condensed electriciy road
- 作者 ：田澤;郭瑋;姚麗瑞
- ISBN ：978-7-5165-0237-2
- 出版社 ：航空工業出版社
- 出版時間 ：2013年09月
出版信息,圖書簡介,目錄,
出版信息
航空專用積體電路 作 者：中航工業科技與信息化部;田澤;郭瑋;姚麗瑞 責任編輯：郭瑋姚麗瑞; 出版社：航空工業出版社 I S B N：978-7-5165-0237-2 出版日期：2013年09月
圖書簡介
基於機載套用環境，採用ASIC/SoC/MEMS/MCM/SiP等先進微電子技術手段研製的小型化、高可靠電路及電路模組，以及從機載匯流排網路協定和標准出發研製的專用協定處理電路，組成了面向航空套用的專用積體電路體系。 本書首先論述了航空專用積體電路相關概念、設計方法等基本理論，內容涉及機載匯流排網路及專用積體電路、面向航空電子系統小型化、單片高密度電路設計與實現方法（主要有ASIC、SoC及MEMS），以及高密度航空電子封裝方法（主要是MCM和SiP）。在此基礎上講述了作者從事本領域多個項目的工程實踐，涉及航空專用積體電路常用的ASIC/SoC/MCM等設計手段，以及機載匯流排網路協定晶片的設計與實現。最後給出了作者對航空積體電路研製及使用的一些體系性問題的探索和思考，包括如何構建完整的自主可控航空專用積體電路技術及產品體系，如何加強高可靠、高安全積體電路的機理研究以及設計過程質量保障體系建設，如何建立地面全功能、全環境套用驗證體系等問題，目的是將航空積體電路研製及使用的風險降到最低。 本書可供從事微電子技術、航空電子及機載匯流排網路技術研究與套用開發等領域的專業人員使用，也可供相關專業的高等院校的本科生、研究生、教師及相關工程技術人員參考使用。
目錄
第1章 航空專用積體電路導論 1.1 微電子技術及發展 1.1.1 概述 1.1.2 微電子技術及發展 1.2 航空微電子技術及專用積體電路 1.2.1 航空電子系統與微電子技術 1.2.2 航空電子核心積體電路和元器件 1.2.3 航空專用積體電路設計技術 1.2.4 航空專用積體電路 1.3 航空微電子國內外產業概述 第2章 機載匯流排網路及專用積體電路 2.1 匯流排及網路技術基礎 2.1.1 匯流排技術概述 2.1.2 網路技術概述 2.2 機載匯流排網路技術及發展 2.2.1 機載匯流排網路技術概述 2.2.2 機載匯流排網路技術發展 2.3 ARINC429匯流排 2.3.1 ARINC429匯流排拓撲結構 2.3.2 ARINC429協定概述 2.3.3 ARINC429匯流排通信控制 2.3.4 ARINC429匯流排專用積體電路及產品 2.4 CAN匯流排 2.4.1 CAN匯流排拓撲結構 2.4.2 CAN匯流排協定概述 2.4.3 CAN匯流排通信控制 2.5 ARINC629匯流排 2.5.1 ARINC629匯流排拓撲結構 2.5.2 ARINC629協定概述 2.5.3 ARINC629匯流排通信控制 2.6 MIL-STD-1553B匯流排 2.6.1 MIL-STD-1553B匯流排拓撲結構 2.6.2 MIL-STD-1553B協定概述 2.6.3 MIL-STD-1553B匯流排專用積體電路及產品 2.7 MIL-STD-1773匯流排 2.7.1 MIL-STD-1773匯流排拓撲結構 2.7.2 MIL-STD-1773協定概述 2.8 ARINC659匯流排 2.8.1 ARINC659匯流排拓撲結構 2.8.2 ARINC659協定概述 2.8.3 ARINC659匯流排協定晶片簡介 2.8.4 ARINC659匯流排協定晶片相關產品 2.8.5 ARINC659匯流排配置工具 2.9 Mil-1394b匯流排 2.9.1 1394匯流排發展 2.9.2 Mil-1394b匯流排特點 2.9.3 Mil-1394b匯流排協定概述 2.9.4 Mil-1394匯流排拓撲結構 2.9.5 Mil-1394v匯流排專用積體電路及產品 2.10 AFDX網路 2.10.1 AFDX網路拓撲結構及組成 2.10.2 AFDX網路協定 2.10.3 AFDX網路專用積體電路及產品 2.10.4 AFDX網路套用 2.11 光纖信道 2.11.1 光纖信道拓撲結構 2.11.2 光纖信道協定 2.11.3 光纖信道專用積體電路及產品 2.11.4 光纖信道技術在航空機載網路中的套用 2.12 ARINC818匯流排 2.12.1 ARINC818拓撲結構 2.12.2 ARINC818協定概述 2.13 TTP匯流排 2.13.1 TTP匯流排拓撲結構 2.13.2 TTP匯流排協定概述 2.14 TTE網路 2.14.1 TTE網路構件 2.14.2 TTE網路拓撲結構 2.14.3 TTE網路協定概述 2.15 機載匯流排/網路技術比較與分析 第3章 航空專用積體電路設計技術 3.1 專用積體電路技術 3.1.1 概述 3.1.2 ASIC設計與實現的關鍵技術 3.1.3 ASIC技術的發展趨勢 3.2 系統級晶片技術（SoC）
3.2.1 概述 3.2.2 SoC設計及實現關鍵技術 3.2.3 SoC技術在軍事及航空領域的套用 3.2.4 SoC技術發展趨勢及面臨的挑戰 3.3 微機電系統技術
3.3.1 概述 3.3.2 MEMS器件分類 3.3.3 MEMS設計及實現關鍵技術 3.3.4 MEMS技術在航空航天領域的套用 3.3.5 MEMS技術的現狀 3.4 多晶片組件（MCM）
3.4.1 概述 3.4.2 MCM特點 3.4.3 MCM分類 3.4.4 MCM設計及實現關鍵技術 3.4.5 MCM技術在航空領域的套用 3.4.6 MCM技術的現狀與發展趨勢 3.5 系統級封裝技術（SiP）
3.5.1 概述 3.5.2 SiP設計及實現關鍵技術 3.5.3 SiP技術在航空領域的套用 第4章 航空離散量轉換的ASIC小型化設計與實現 4.1 概述 4.2 套用背景
4.2.1 離散量的套用領域 4.2.2 常規離散量的處理方式 4.2.3 離散量信號的環境和電氣特性要求 4.2.4 離散量信號採集系統的共性要求 4.2.5 常規離散量處理的局限性 4.3 離散量轉換單片解決方案
4.3.1 離散量數字介面晶片功能規劃 4.3.2 離散量數字介面晶片設計流程 4.4 離散量數字介面晶片系統設計
4.4.1 離散量處理 4.4.2 離散量數字介面晶片系統架構設計 4.5 離散量數字介面晶片設計與驗證
4.5.1 模組設計 4.5.2 離散量數字介面晶片驗證 4.6 離散量數字介面晶片物理設計
4.6.1 設計工具 4.6.2 布局規劃 4.6.3 版圖繪制 4.6.4 物理設計檢查 4.6.5 離散量數字介面電路版圖 4.7 晶片封裝 4.8 離散量數字介面晶片功能驗證及系統套用方案
4.8.1 GJB 181A耐受性測試 4.8.2 可靠性試驗 4.8.3 ATE功能測試 4.8.4 系統板測試 4.8.5 DO-160F間接雷效應耐受性測試 4.9 離散量晶片的套用及方案比較
4.9.1 系統套用 4.9.2 離散量處理方案對比 4.10 小結 第5章 HKS1553BCRT設計與實現 5.1 HKS1553BCRT設計流程 5.2 HKS1553BCRT研製背景 5.3 HKS1553BCRT需求分析 5.4 HKS1553BCRT系統級設計
5.4.1 高速1553B傳輸指標體系研究 5.4.2 軟硬體功能劃分 5.4.3 軟硬體介面定義 5.4.4 HKS1553BCRT硬體架構設計 5.4.5 HKS1553BCRT軟體規劃與設計 5.5 HKS1553BCRT邏輯級設計與驗證
5.5.1 模組級設計及驗證 5.5.2 集成互連 5.5.3 軟硬體協同驗證 5.6 HKS1553BCRT物理設計與驗證
5.6.1 概述 5.6.2 物理設計策劃 5.6.3 設計准備 5.6.4 邏輯綜合 5.6.5 可測性設計 5.6.6 晶片版圖規劃 5.6.7 布局布線
5.6.8 等效性檢查
5.6.9 靜態時序分析
5.6.10 後模擬
5.6.11 總結
5.7 HKS1553BCRT封裝、測試
5.7.1 封裝
5.7.2 晶片測試
5.8 HKS1553BCRT樣片功能驗證及系統套用驗證
5.8.1 基於樣片的功能測試
5.8.2 協定符合性測試
5.8.3 系統套用驗證
5.9 基於HKS1553BCRT晶片的系統套用解決方案
5.9.1 系統方案概述
5.9.2 最小系統設計
5.9.3 配套軟體設計
5.9.4 基於HKS1553BCRT的貨架產品
5.10 小結
第6章 HKS664ES的設計與實現
6.1 AFDX網路協定及端系統套用概述
6.2 設計流程
6.3 系統級設計
6.3.1 協定解讀
6.3.2 需求分析
6.3.3 系統架構設計
6.4 模組設計及模擬驗證
6.4.1 IP/模組級設計與驗證介紹
6.4.2 ARM922T處理器功能概述
6.4.3 PCI匯流排控制器設計與驗證
6.4.4 乙太網MAC設計與驗證
6.4.5 中央控制單元設計與驗證
6.5 IP/模組集成互連及驗證
6.5.1 IP/模組集成互連概述
6.5.2 全局功能模組開發
6.5.3 HKS664ES集成互連
6.6 軟硬體協同驗證
6.6.1 軟硬體協同驗證策劃
6.6.2 虛擬原型軟硬體協同驗證
6.6.3 FPGA原型軟硬體協同驗證
6.7 後端物理設計及驗證
6.7.1 晶片特點分析
6.7.2 物理設計流程
6.7.3 可測試設計
6.7.4 版圖布局布線
6.7.5 後模擬
6.7.6 SignOff檢查驗證
6.8 流片、封裝、測試
6.8.1 概述
6.8.2 流片加工
6.8.3 封裝
6.8.4 晶片測試
6.9 樣片功能驗證及系統套用驗證
6.9.1 基於樣片的板級測試驗證
6.9.2 基於樣片的協定符合性測試驗證
6.9.3 基於樣片的系統套用驗證
6.10 基於HKS664ES晶片套用解決方案
6.10.1 概述
6.10.2 最小系統設計
6.10.3 配套軟體設計
6.10.4 基於HKS664ES的貨架產品
6.11 小結
第7章 智慧型多路串列介面MCM設計與實現
7.1 概述
7.2 智慧型多路串列介面模組概述
7.2.1 基本原理
7.2.2 系統組成
7.2.3 軟體配置 7.3 智慧型多路串列介面MCM設計與驗證
7.3.1 概述
7.3.2 智慧型多路串列介面MCM設計流程
7.3.3 智慧型多路串列介面MCM系統設計
7.3.4 智慧型多路串列介面MCM封裝結構及基板設計
7.3.5 智慧型多路串列介面MCM熱分析
7.3.6 智慧型多路串列介面MCM基板加工及MCM組裝
7.3.7 智慧型多路串列介面MCM測試與驗證
7.4 智慧型多路串列介面MCM關鍵技術
7.4.1 一體化封裝外殼技術
7.4.2 電阻排晶片
7.4.3 帶式爐多層陶瓷燒結技術
7.4.4 細線絲網印刷技術
7.5 總結
第8章 航空積體電路體系建設探索
8.1 概述
8.2 航空積體電路自主可控思考
8.3 航空積體電路體系規劃
8.4 航空專用積體電路技術體系
8.4.1 概述
8.4.2 航空專用積體電路定義及產品頂層規劃技術
8.4.3 積體電路設計技術
8.4.4 航空專用積體電路技術
8.5 航空積體電路研製質量保證體系
8.5.1 需求的獲取、表徵、實現及充分驗證
8.5.2 設計實現過程中的可信性
8.5.3 HDL編碼標准、代碼質量及評測體系
8.5.4 技術狀態管理
8.5.5 項目管理
8.5.6 外協加工質量控制
8.5.7 總結
8.6 航空積體電路可靠性體系
8.6.1 概述
8.6.2 航空積體電路的可靠性特性
8.6.3 航空積體電路的可靠性研究
8.7 小結
參考文獻
附錄
Ⅱ ASIC(一種為專門目的而設計的積體電路)詳細資料大全
ASIC全稱： Application Specific Integrated Circuit
簡介,定製,設計,成本評述,
簡介
目前，在集成電路界ASIC被認為是一種為專門目的而設計的積體電路。是指應特定用戶要求和特定電子系統的需要而設計、製造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優點。
ASIC晶片 定製
ASIC分為全定製和半定製。全定製設計需要設計者完成所有電路的設計，因此需要大量人力物力，靈活性好但開發效率低下。如果設計較為理想，全定製能夠比半定製的ASIC晶片運行速度更快。半定製使用庫里的標准邏輯單元(Standard Cell)，設計時可以從標准邏輯單元庫中選擇SSI(門電路)、MSI(如加法器、比較器等)、數據通路(如ALU、存儲器、匯流排等)、存儲器甚至系統級模組(如乘法器、微控制器等)和IP核，這些邏輯單元已經布局完畢，而且設計得較為可靠，設計者可以較方便地完成系統設計。 現代ASIC常包含整個32-bit處理器,類似ROM、RAM、EEPROM、Flash的存儲單元和其他模組. 這樣的ASIC常被稱為SoC(片上系統)。 FPGA是ASIC的近親，一般通過原理圖、VHDL對數字系統建模，運用EDA軟體模擬、綜合，生成基於一些標准庫的網路表，配置到晶片即可使用。它與ASIC的區別是用戶不需要介入晶片的布局布線和工藝問題，而且可以隨時改變其邏輯功能，使用靈活。
設計
ASIC的設計方法和手段經歷了幾十年的發展演變，從最初的全手工設計發展到現在先進的可以全自動實現的過程。這也是近幾十年來科學技術，尤其是電子信息技術發展的結果。從設計手段演變的過程劃分，設計手段經歷了手工設計、計算機輔助設計（ICCAD）、電子設計自動化EDA、電子系統設計自動化ESDA以及用戶現場可程式器階段。集成電路製作在只有幾百微米厚的原形矽片上，每個矽片可以容納數百甚至成千上萬個管芯。集成電路中的電晶體和連線視其復雜程度可以由許多層構成，目前最復雜的工藝大約由6層位於矽片內部的擴散層或離子注入層，以及6層位於矽片表面的連線層組成。就設計方法而言，設計集成電路的方法可以分為全定製、半定製和可程式IC設計三種方式。
ASIC完備指南 全定製設計 全定製ASIC是利用集成電路的最基本設計方法（不使用現有庫單元），對積體電路中所有的元器件進行精工細作的設計方法。全定製設計可以實現最小面積，最佳布線布局、最優功耗速度積，得到最好的電特性。該方法尤其適宜於模擬電路，數模混合電路以及對速度、功耗、管芯面積、其它器件特性（如線性度、對稱性、電流容量、耐壓等）有特殊要求的場合；或者在沒有現成元件庫的場合。特點：精工細作，設計要求高、周期長，設計成本昂貴。 由於單元庫和功能模組電路越加成熟，全定製設計的方法漸漸被半定製方法所取代。在現在的IC設計中，整個電路均採用全定製設計的現象越來越少。全定製設計要求：全定製設計要考慮工藝條件，根據電路的復雜和難度決定器件工藝類型、布線層數、材料參數、工藝方法、極限參數、成品率等因素。需要經驗和技巧，掌握各種設計規則和方法,一般由專業微電子IC設計人員完成；常規設計可以借鑒以往的設計，部分器件需要根據電特性單獨設計；布局、布線、排版組合等均需要反復斟酌調整，按最佳尺寸、最合理布局、最短連線、最便捷引腳等設計原則設計版圖。版圖設計與工藝相關，要充分了解工藝規范，根據工藝參數和工藝要求合理設計版圖和工藝。
半定製設計方法 半定製設計方法又分成基於標准單元的設計方法和基於門陣列的設計方法。 基於標准單元的設計方法是：將預先設計好的稱為標准單元的邏輯單元，如與門，或門，多路開關，觸發器等，按照某種特定的規則排列，與預先設計好的大型單元一起組成ASIC。基於標准單元的ASIC又稱為CBIC(CellbasedIC)。 基於門陣列的設計方法是在預先制定的具有電晶體陣列的基片或母片上通過掩膜互連的方法完成專用積體電路設計。半定製相比於全定製，可以縮短開發周期，降低開發成本和風險。
1.基於標准單元的設計方法 該方法採用預先設計好的稱為標准單元的邏輯單元，如門電路、多路開關、觸發器、時鍾發生器等，將它們按照某種特定的規則排列成陣列，做成半導體門陣列母片或基片，然後根據電路功能和要求用掩膜版將所需的邏輯單元連線成所需的專用積體電路。 單元庫中所有的標准單元均採用定製方法預先設計，如同搭積木或砌牆一樣拼接起來，通常按照等高不等寬的原則排列，留出寬度可調的布線通道。CBIC的主要優、缺點：※用預先設計、預先測試、預定特性的標准單元庫，省時、省錢、少風險地完成ASIC設計任務。※設計人員只需確定標准單元的布局以及CBIC中的互連。※標准單元可以置放於晶片的任何位置。※所有掩膜層是定製的；※可內嵌定製的功能單元；※製造周期較短，開發成本不是太高。※需要花錢購買或自己設計標准單元庫；※要花較多的時間進行掩膜層的互連設計。
2.基於門陣列的ASIC門陣列 是將電晶體作為最小單元重復排列組成基本陣列，做成半導體門陣列母片或基片，然後根據電路功能和要求用掩膜版將所需的邏輯單元連線成所需的專用積體電路。用門陣列設計的ASIC中，只有上面幾層用作電晶體互連的金屬層由設計人員用全定製掩膜方法確定，這類門陣列稱為掩膜式門陣列MGA（maskedgatearray）。門陣列中的邏輯單元稱為宏單元，其中每個邏輯單元的基本單元版圖相同，只有單元內以及單元之間的互連是定製的。客戶設計人員可以從門陣列單元庫中選擇預先設計和預定特性邏輯單元或宏單元，進行定製的互連設計。門陣列主要適合於開發周期短，低開發成本的小批量數字電路設計。
可程式器件的ASIC設計 可程式ASIC是專用集成電路發展的另一個有特色的分支，它主要利用可程式的積體電路如PROM,GAL,PLD,CPLD,FPGA等可程式電路或邏輯陣列編程，得到ASIC。其主要特點是直接提供軟體設計編程，完成ASIC電路功能，不需要再通過積體電路工藝線加工。 可程式器件的ASIC設計種類較多，可以適應不同的需求。其中的PLD和FPGA是用得比較普遍得可程式器件。適合於短開發周期，有一定復雜性和電路規模的數字電路設計。尤其適合於從事電子系統設計的工程人員利用EDA工具進行ASIC設計。
成本評述
ASIC設計需要根據電路功能和性能要求，選擇電路形式、器件結構、工藝方案和設計規則，盡量減小晶片面積、降低設計成本、縮短設計周期，最終設計出正確、合理的掩膜版圖，通過製版和工藝流片得到所需的積體電路。 從經濟學的角度看，ASIC的設計要求是在盡可能短的設計周期內，以最低的設計成本獲得成功的ASIC產品。但是，由於ASIC的設計方法不同，其設計成本也不同。 全定製設計周期最長，設計成本貴，設計費用最高，適合於批量很大或者對產品成本不計較的場合。 半定製的設計成本低於全定製，但高於可程式ASIC，適合於有較大批量的ASIC設計。 用FPGA設計ASIC的設計成本最低，但晶片價格最高，適合於小批量ASIC產品。 現在的大部分ASIC設計都是以半定製和FPGA形式完成的。半定製和FPGA可程式ASIC設計的元件成本比較：CBIC元件成本IC價格的2－5倍。但是半定製ASIC必須以數量取勝，否者，其設計成本要遠遠大於FPGA的設計成本。ASIC設計生產不單單要考慮元件成本，ASIC元件的批量大小、生產周期的長短，產品利潤、產品壽命等等因素，也是決定採取哪種設計方法、生產工藝和成本限制的重要因素。