『壹』 linux如何打開pcie設備
跟pc上的pcie一樣的一個匯流排而已啊，你有pcie設備的話插上你的板子上的pcie 插槽，就可以用了。當然你的系統中還得有pcie設備的驅動支持才行。
『貳』 PCIe設備從上電到被操作系統識別的完整流程是什麼
本次的工作是完成剛流片的FPGA中PCIe IP核的bring up，也就是晶元的中PCIe的第一個使用者，將PCIe IP核正常使用起來，並配合公司的EDA團隊，完成PCIe IP核到用戶的呈現。
經過兩個月的調試和文檔閱讀，對PCIe也有了初步的認識，對於PCIe的學習主要來自3個方面：
1、 王齊老師的《PCI Express 體系結構導讀》和王齊老師的博客http://blog.sina.com.cn/s/blog_6472c4cc0100qbvp.html。非常感謝王齊老師的書，對於學習PCIe協議無疑是最佳的學習資料。
2、《PCI Express Base Specification 3.0》PCIe的標准協議。
3、 Synopsys公司提供 PCIe ip相關的data sheet。
以下是對PCIe建立鏈接過程的記錄，主要針對Sysnosys 的PCIe的IP，但是同時應該也有普遍的適用性：
1.1 埠身份的識別
該部分是PCIe 底層Core識別PCIe埠的過程，PCIe匯流排中的有3中角色：RC（root complex）、EP（end point）、switch。他們在PCIe匯流排中拓撲結構如下圖所示：
PCIe的IP Core在上電後首要的任務就是通過外部的IO或者寄存器，識別自身在PCIe的系統中扮演的角色，不同的角色也決定其在後續的過程中不同的啟動和配置流程。
作為用戶，在例化這個IP核時，需要做的第一個事情就是通過介面配置PCIe的device_type。
1.2 關注時鍾與復位
在使用PCIe的IP時，再需要關注的是該內核的時鍾和復位過程。可能作為用戶，該過程硬體已經幫你做完了，但是也最最好熟悉一下結構和流程，並確保core的內部時鍾已經啟動，復位已經成功。
在實際的應用過程中，測試的第一步就是將PCIe core的時鍾拉到晶元外部進行測試。
1.3 Disable PCIe的LTSSM的狀態機
LTSSM(Link Training and Status State Machine )是PCIe最為核心的一個狀態機，PCIe匯流排在進行鏈路訓練時，將使用LTSSM狀態機。而在啟動LTSSM之前，用戶一般需要進行參數的配備