仪表twr代表什么意思

⑴ 关于凯迪拉克的问题

如果凯迪拉克Cien概念车能够量产的话，那么它将从此改变GM的形象

搭载V12发动机的凯迪拉克Cien是日内瓦车展上最应该获得量产的本年度超级跑车，但是事情能够如愿吗？

作为这款概念车的英国设计师，SimonCox对自己设计的这款法拉利360Modena的竞争对手获得量产并没有把握。这个42岁设计师的话语透露出复杂的情绪：受挫的失落、急切的关心和较为谨慎的乐观。但是无论如何，凯迪拉克Cien都是一款浑然天成的超级跑车。

Cox管理着通用在英国伯明翰的设计工作室。他认为，具有非凡潜力的Cien将成为通用和凯迪拉克的偶像。

凯迪拉克Cien是通用针对道奇Viper和法拉利360M推出的相应车型，是一款具有赛车血统的跑车。该车采用了轻质的碳素纤维承载式车身、双座椅的座舱布置和后轮驱动。安装在座椅之后的7.5LV12大力神发动机可爆发出560kW的超凡功率和610Nm的巨大扭矩。该车的最高车速可达322km/h。

测试Cien的地点设在勒芒比赛始发地，在今年24小时勒芒车赛举行的前三小时进行。当凯迪拉克CienV12发动机的轰鸣声在星期六凌晨3点钟划破寂静的长空时，听到声音的勒芒露营观众纷纷翻越围栏，以便近距离一睹该车的芳容。

Cien概念车继续在7月中旬举行的Goodwood速度节上展露头脚。这些举动表明通用正在利用展示活动来检验公众对于新车型的反应，或者为新车型获得生产许可作铺垫。

Cien概念车在亮相之初就赢得了公众热烈的欢迎，同时通用也为该车作了大量的调查研究工作。尽管如此，通用还是决定在三年的周期中只生产500～1000辆，价格大约在20万美元（约合165万元人民币）。

Cien的价值与功绩并不能单纯地通过盈利和帐目来衡量。Cox与其设计成员们相信凯迪拉克本身蕴含着巨大的潜能，他们正在试图通过Cien使该品牌焕发青春。

凯迪拉克Cien是在今年1月的底特律车展上首次亮相的。该车强有力的NorthstarXV12发动机由通用的传动系统部与Cosworth携手研制，并被安装在大型的EscaladeSUV车上进行了测试，其燃油经济性可以与V8发动机相媲美。这些主要归功于这款发动机采用了直喷设计和DisplacementonDemand技术。应用后者，这款V12最多可以关闭6个气缸来节省燃油。

Cien项目在2001年复活节期间开始运作。此前，Cox也对XV12发动机有所了解。Cox原本打算采用凯迪拉克勒芒赛车的双涡轮增压V8发动机，但是考虑到这种发动机不能使Cien在性能上实现大的飞跃，因而放弃了。

鉴于今年是凯迪拉克品牌的百年华诞，Cox提出以一款中置超级跑车作为献礼。Cox和通用都希望这是一款视野开阔、座舱宽大、外形时尚的车型。Cien的大小与法拉利360Modena相近，车身长度为4457mm，比360M稍微宽一点儿，离地也更低。

经过精心设计的Cien可谓全副武装，该车装备了铝制双横臂前后悬架、带换档手柄的半自动6档变速器、装备21英寸后车轮的米其林特制轮胎（前车轮为19英寸）以及Brembo制动器和减振器。

Cien的建造得到合作方的大力支持。位于Huntingdon（英国的一个郡）的CTS负责建造碳素纤维底盘，Cosworth（著名的发动机制造商）组装发动机，而Prodrive（英国一家知名的汽车改装厂）则协助发动机和变速器的安装。从所有的零部件进入设计室到Cien建造完成，这一过程仅耗时17周。设计成本在100～200万英镑（约合1300～2600万元人民币）之间。

整个设计过程充满压力与艰辛。在圣诞节期间，Cox和他的设计人员不分昼夜地努力工作，完成了从抽象概念到实体样车的转变，如期地把Cien送到1月6日举行的底特律车展的展台上。

Cien的确不负众望，在底特律车展上大显身手，一举赢得三项设计奖。从凯迪拉克概念车前辈——Evoq、Imaj和Vizon直至本文的主角Cien，凯迪拉克“艺术与科学相结合”的主题显而易见。垂直布置的前照灯、盾牌模样的护栅正是彰显以上主题的个性特征。

在设计过程中，Cien前鼻需要实现功能性与富于凯迪拉克特征的统一，对于Cox来说这是最为棘手的难题。巨大的通风孔穿透车身，而用于冷却发动机的空气则大多从车身后部C柱处吸入。多棱角的外形和富于动感的线条使该车呈现出前卫的造型，同时这种独特鲜明的外形风格也吸引了更多人的目光。

在座舱内，Cien同样显示出通用品牌超群的技术优势。例如，该车的夜视系统采用热成像技术，利用一个弹出式显示器来帮助驾驶者鉴别前方道路上的危险情况。由于没有加装后视镜，Cien用一台背向摄像机来实现对后视区域的监控。这台摄像机拍摄到的图象可以传送到座舱的中央显示屏上。该车取消了敞篷车型式，车顶为拱形设计。在头部空间得到提升之时，Cien也通过细小的改进扩大了侧面视野。

如果通用希望增加Cien的产量，那么生产地点肯定会设在英国，生产商可能是TWR（一家英国汽车改装商）。Cox认为Cien获得量产的可能性在80%～90%。

Cien是一款性能卓越的车型，其空气动力性能也处于领先地位。现在，是否量产已经摆在通用决策层的面前，通用能否抓住这样一个契机，我们还要继续关注

⑵ 建筑设计图中TS表示什么位置的标高

景观设计图纸中TS,BF缩写什么意思？,景观施工图中TS BS TW BW LP 表示什么意识
景观设计图纸中TS,BF缩写什么意思？,景观施工图中TS BS TW BW LP 表示什么意识
匿名网友:
BF 水底标高 TW 矮墙标高 WL 水面标高 FL 地面标高 BL 池底标高 TW 墙顶标高 BW 墙底 TK 路牙顶 BK 路牙底 SL 土面标高 F FL 完成面标高 PA 种植区 FF 室内楼地面标高 FG 室外软景完成面标高 BC 路沿底标高 BS 踏步底标高 BR 栏杆扶手底标高 TR 栏杆扶手顶标高 SL 结构板顶标高
匿名网友:
景观施工总平图中，TC代表路牙顶面标高。
其他施工图中的标高符号： WL 水面标高、是池面标高； WT是挡土墙、景观构筑物完成面标高； TW 顶部标高； TS 土壤面标高 ； TSW 坐墙顶部标高； TPL 种植池顶标高； TSW 座墙顶标高； TK路牙顶； TR栏杆扶手顶标高； PA 代表种植区、指绿化区域、是绿化的意思； FL 完成面标高； FG 种植标高； FF室内楼地标高 ； BF 水底标高； BL池底标高； BW墙底 BK路牙底； BP 种植池底标高； BC路缘底标高； BS踏步标高； BR栏杆扶手底标高 ； RL 道路标高； SL土面标高 。
...
匿名网友:
“FL”表示的是完成面的标高BW 墙底“WL”是水面的标高；“BF”是水底标高；“TW”墙顶标高；“BW”墙底；“TK”路牙顶；“BK”路牙底；“BL”池底标高；“SL”土面标高；“PA”种植区；“FF”室内楼地面标高；“FG”室外软景完成面标高；“BC”路沿底标高；“BS”踏步底标高；“BR”栏杆扶手底标高；“TR”栏杆扶手顶标高；“SL”结构板顶标高；“FF”室内楼地面标高；
匿名网友:
一般情况下，BF 是 boy friend 的简称，也就是我们平常所说的男朋友，是相对于girl friend (GF)而言的。
但是有些开玩笑的情况下BF可以指best friend,GF可以指good friend其他解释；BF的四个阶段把BF的四个阶段完全完成，其实是一件很不容易，但是很浪漫的事情，孩提时代男孩儿对女孩儿说我是你的BF(best friend)，青年时代男孩儿对女孩儿说我是你的BF(boy friend)，此时的BF是我们通常意义所说的BF，结婚后男孩儿变成了男人，女孩儿变成了女人，有了孩子，他们是孩子的父母，这会儿男人对女人说，我是你的BF(baby's father)，若干年后，男人变成老头儿，女人变成老太太，老头儿对老太太说我是你的BF(be forever)。
愿天下有情人终成眷属，be forever。
BF网络的朋友 BF网络的朋友主要由网络产品的忠实使用者和喜爱网络文化、关心网络事业的网友组成。
李彦宏的粉丝——宏粉也是BF的一部分。
按英文的写法，网络的朋友=Bai Friend。
故网络的朋友简称BF。
BF制作了标识logo如右图，其寓意如下： 1、BF众所周知的解释为男朋友，这与“众里寻他千网络”一词中的“他”对应。
2、标识logo中的BF两种字的颜色为网络的红蓝色，在标识logo中蓝色代表男的，红色代表女的，字体及摆放设计代表一个女的F从网络中遇见一个男的B，也就是“众里寻他千网络”的寓意。

匿名网友:
“TW”墙顶标高；景观施工图中的 “FL”表示的是完成面的标高；BW 墙底 ；“WL”是水面的标高； “BF”是水底标高； “TW”墙顶标高； “BW”墙底； “TK”路牙顶； “BK”路牙底； “BL”池底标高； “SL”土面标高； “PA”种植区； “FF”室内楼地面标高； “FG”室外软景完成面标高； “BC”路沿底标高； “BS”踏步底标高； “BR”栏杆扶手底标高； “TR”栏杆扶手顶标高； “SL”结构板顶标高； “FF”室内楼地面标高；(2)仪表twr代表什么意思扩展阅读：标高按基准面选取的不同分为绝对标高和相对标高。
绝对标高绝对标高：是以一个国家或地区统一规定的基准面作为零点的标高，我国规定以青岛附近黄海夏季的平均海平面作为标高的零点；所计算的标高称为绝对标高。
除总平面外，一般采用相对标高，即把底层室外的地坪作为相对标高的零点。
相对标高相对标高：以建筑物室内首层主要地面高度为零作为标高的起点，所计算的标高称为相对标高。
①建筑标高建筑标高：在相对标高中，凡是包括装饰层厚度的标高，称为建筑标高，注写在构件的装饰层面上。
②结构标高结构标高：在相对标高中，凡是不包括装饰层厚度的标高，称为结构标高，注写在构件的底部，是构件的安装或施工高度。
结构标高分为结构底标高和结构顶标高。
一般在建筑施工图中标注建筑标高但屋顶平面图中常标注结构标高，在结构施工图中标注结构标高。
注意：(1)总平面图室外整平地面标高符号为涂黑的等腰直角三角形，标高数字注写在符号的右侧、上方或右上方。
(2)底层平面图中室内主要地面的零点标高注写为±0.000。
低于零点标高的为负标高，标高数字前加“-”号，如-0.450。
高于零点标高的为正标高，标高数字前可省略“+”号，如3.000。
(3)在标准层平面图中，同一位置可同时标注几个标高。
(4)标高符号的尖端应指至被标注的高度位置，尖端可向上，也可向下。
(5)标高的单位：米。
一套完整的建筑图纸，根据其专业内容或作用的不同，一般包括：(1)图纸日录其包括每张图纸的名称、内容、图纸编号等，表明该工程图纸由哪几个专业的图纸及哪螳图纸所组成，便于检索和查找。
(2)设计总说明其主要说明工程的概况和总的要求。
内容一般应包括：1设计依据如规划限制、没计规模、建筑面积以及有关的地质、气象资料等。
2设汁标准如建筑标准、结构荷载等级、抗震要求等。
3施工要求如施工技术、材料要求以及采用新技术、新材料或有特殊施工的工艺说明。
以上各项内容，对于简单的工程，也可以分别在各专业图纸，写成文字说明。
(3)建筑施工图其包括总平面图、平面图、立面图、剖面图和构造详图。
表示建筑物的内部布置情况，外部形状，以及装修、构造、施工要求等。
(4)结构施工图其包括结构平面布置图和各构件的结构详图。
表示承重结构的布置情况，构件类型，尺寸大小及构造做法。
参考资料：网络——标高
匿名网友:
【1】、一般情况下，BF 是 boy friend 的简称 就是我们所说的男朋友，是相对于girl friend (GF)而言的。
但是有些开玩笑的情况下BF可以指best friend,GF可以指good friend男生朋友.由于自由恋爱的发展，男朋友在人们心中的概念也从单一的男生朋友发展到了做`丈夫`之前的对象的代名词.现在大部分人对`男朋友`的理解都是＂他是你有恋爱关系的男生，可是把你的男生朋友说成是你的男朋友也不为过，因为现在人都开放了，男女之间也有友谊这种关系了.两个彼此的喜欢的男的也可称为BF,BF是2个男人之间的爱所产生的一个关系，她和正常的婚姻不同，它没有它的法律依据，但是他不等于终结关系。
【2】、BF 是 BlowFish算法的简称BlowFish算法用来加密64Bit长度的字符串。
BlowFish算法使用两个“盒”——ungigned long pbox18和unsigned long sbox4,256。
BlowFish算法中，有一个核心加密函数：BF_En后文详细介绍。
该函数输入64位信息，运算后 以64位密文的形式输出。
用BlowFish算法加密信息，需要两个过程： 1.密钥预处理 2.信息加密【3】、BF又指BattleField译为战地，为EA一游戏系列，包括：战地1942(BattleField1942、BF1942)战地越南BattleField:Vietnam、BFV战地2(BattleField2、BF2)战地2142(BattleField2142、BF2142)【4】、其它的叫法也很多，不过不太“流行”，board foot 林业板英尺；Beach Flash的简称，指的是Beach Flash设计俱乐部；比如有时是 BIGFOOT ; MF=美服，同理BF=巴服巴西服；不一而足。
BF可以同等于“爆发”一些网络写手，毫无预警地多更了文，称为“偶今天RP,BF了。

⑶ BIOS中 调内存延时的 DRAM tWR 是什么意思 下面的劳驾也解释一下吧

说白了就是为了让数据通过这条通道的速度更快。。

参考资料：
内存时序
一种参数，一般存储在内存条的SPD上。2-2-2-8 4个数字的含义依次为：CAS Latency（简称CL值）内存CAS延迟时间，他是内存的重要参数之一，某些牌子的内存会把CL值印在内存条的标签上。RAS－to－CAS Delay（tRCD），内存行地址传输到列地址的延迟时间。Row－precharge Delay（tRP），内存行地址选通脉冲预充电时间。Row－active Delay（tRAS），内存行地址选通延迟。这是玩家最关注的4项时序调节，在大部分主板的BIOS中可以设定，内存模组厂商也有计划的推出了低于JEDEC认证标准的低延迟型超频内存模组，在同样频率设定下，最低“2-2-2-5”这种序列时序的内存模组确实能够带来比“3-4-4-8”更高的内存性能，幅度在3至5个百分点。
在一些技术文章里介绍内存设置时序参数时，一般数字“A-B-C-D”分别对应的参数是“CL-tRCD-tRP-tRAS”，现在你该明白“2-3-3-6”是什么意思了吧？！^_^下面就这几个参数及BIOS设置中影响内存性能的其它参数逐一给大家作一介绍：
一、内存延迟时序“CL-tRCD-tRP-tRAS”的设置
首先，需要在BIOS中打开手动设置，在BIOS设置中找到“DRAM Timing Selectable”，BIOS设置中可能出现的其他描述有：Automatic Configuration、DRAM Auto、Timing Selectable、Timing Configuring By SPD等，将其值设为“Menual”（视BIOS的不同可能的选项有：On/Off或Enable/Disable），如果要调整内存时序，应该先打开手动设置，之后会自动出现详细的时序参数列表：
Command Per Clock(CPC)
可选的设置：Auto，Enable(1T)，Disable(2T)。
Command Per Clock(CPC：指令比率，也有翻译为：首命令延迟)，一般还被描述为DRAM Command Rate、CMD Rate等。由于目前的DDR内存的寻址，先要进行P-Bank的选择（通过DIMM上CS片选信号进行），然后才是L-Bank/行激活与列地址的选择。这个参数的含义就是指在P-Bank选择完之后多少时间可以发出具体的寻址的L-Bank/行激活命令，单位是时钟周期。
显然，也是越短越好。但当随着主板上内存模组的增多，控制芯片组的负载也随之增加，过短的命令间隔可能会影响稳定性。因此当你的内存插得很多而出现不太稳定的时间，才需要将此参数调长。目前的大部分主板都会自动设置这个参数。
该参数的默认值为Disable(2T)，如果玩家的内存质量很好，则可以将其设置为Enable(1T)。
CAS Latency Control(tCL)
可选的设置：Auto，1，1.5，2，2.5，3，3.5，4，4.5。
一般我们在查阅内存的时序参数时，如“3-4-4-8”这一类的数字序列，上述数字序列分别对应的参数是“CL-tRCD-tRP-tRAS”。这个3就是第1个参数，即CL参数。
CAS Latency Control(也被描述为tCL、CL、CAS Latency Time、CAS Timing Delay)，CAS latency是“内存读写操作前列地址控制器的潜伏时间”。CAS控制从接受一个指令到执行指令之间的时间。因为CAS主要控制十六进制的地址，或者说是内存矩阵中的列地址，所以它是最为重要的参数，在稳定的前提下应该尽可能设低。
内存是根据行和列寻址的，当请求触发后，最初是tRAS（Activeto Precharge Delay），预充电后，内存才真正开始初始化RAS。一旦tRAS激活后，RAS（Row Address Strobe ）开始进行需要数据的寻址。首先是行地址，然后初始化tRCD，周期结束，接着通过CAS访问所需数据的精确十六进制地址。期间从CAS开始到CAS结束就是CAS延迟。所以CAS是找到数据的最后一个步骤，也是内存参数中最重要的。
这个参数控制内存接收到一条数据读取指令后要等待多少个时钟周期才实际执行该指令。同时该参数也决定了在一次内存突发传送过程中完成第一部分传送所需要的时钟周期数。这个参数越小，则内存的速度越快。必须注意部分内存不能运行在较低的延迟，可能会丢失数据，因此在提醒大家把CAS延迟设为2或2.5的同时，如果不稳定就只有进一步提高它了。而且提高延迟能使内存运行在更高的频率，所以需要对内存超频时，应该试着提高CAS延迟。
该参数对内存性能的影响最大，在保证系统稳定性的前提下，CAS值越低，则会导致更快的内存读写操作。CL值为2为会获得最佳的性能，而CL值为3可以提高系统的稳定性。注意，WinbondBH-5/6芯片可能无法设为3。
RAS# to CAS# Delay(tRCD)
可选的设置：Auto，0，1，2，3，4，5，6，7。
该值就是“3-4-4-8”内存时序参数中的第2个参数，即第1个4。RAS# to CAS# Delay(也被描述为：tRCD、RAS to CAS Delay、Active to CMD)，表示"行寻址到列寻址延迟时间"，数值越小，性能越好。对内存进行读、写或刷新操作时，需要在这两种脉冲信号之间插入延迟时钟周期。在JEDEC规范中，它是排在第二的参数，降低此延时，可以提高系统性能。建议该值设置为3或2，但如果该值设置太低，同样会导致系统不稳定。该值为4时，系统将处于最稳定的状态，而该值为5，则太保守。
如果你的内存的超频性能不佳，则可将此值设为内存的默认值或尝试提高tRCD值。
Min RAS# Active Timing(tRAS)
可选的设置：Auto，00，01，02，03，04，05，06，07，08，09，10，11，12，13，14，15。
该值就是该值就是“3-4-4-8”内存时序参数中的最后一个参数，即8。Min RAS# Active Time (也被描述为：tRAS、Active to Precharge Delay、Row Active Time、Precharge Wait State、Row Active Delay、Row Precharge Delay、RAS Active Time)，表示“内存行有效至预充电的最短周期”，调整这个参数需要结合具体情况而定，一般我们最好设在5－10之间。这个参数要根据实际情况而定，并不是说越大或越小就越好。
如果tRAS的周期太长，系统会因为无谓的等待而降低性能。降低tRAS周期，则会导致已被激活的行地址会更早的进入非激活状态。如果tRAS的周期太短，则可能因缺乏足够的时间而无法完成数据的突发传输，这样会引发丢失数据或损坏数据。该值一般设定为CAS latency + tRCD + 2个时钟周期。如果你的CAS latency的值为2，tRCD的值为3，则最佳的tRAS值应该设置为7个时钟周期。为提高系统性能，应尽可能降低tRAS的值，但如果发生内存错误或系统死机，则应该增大tRAS的值。
如果使用DFI的主板，则tRAS值建议使用00，或者5-10之间的值。
Row Precharge Timing(tRP)
可选的设置：Auto，0，1，2，3，4，5，6，7。
该值就是“3-4-4-8”内存时序参数中的第3个参数，即第2个4。Row Precharge Timing (也被描述为：tRP、RAS Precharge、Precharge to active)，表示"内存行地址控制器预充电时间"，预充电参数越小则内存读写速度就越快。
tRP用来设定在另一行能被激活之前，RAS需要的充电时间。tRP参数设置太长会导致所有的行激活延迟过长，设为2可以减少预充电时间，从而更快地激活下一行。然而，想要把tRP设为2对大多数内存都是个很高的要求，可能会造成行激活之前的数据丢失，内存控制器不能顺利地完成读写操作。对于桌面计算机来说，推荐预充电参数的值设定为2个时钟周期，这是最佳的设置。如果比此值低，则会因为每次激活相邻紧接着的bank将需要1个时钟周期，这将影响DDR内存的读写性能，从而降低性能。只有在tRP值为2而出现系统不稳定的情况下，将此值设定为3个时钟周期。
如果使用DFI的主板，则tRP值建议2-5之间的值。值为2将获取最高的性能，该值为4将在超频时获取最佳的稳定性，同样的而该值为5，则太保守。大部分内存都无法使用2的值，需要超频才可以达到该参数。
Row Cycle Time(tRC)
可选的设置：Auto，7-22，步幅值1。
Row Cycle Time(tRC、RC)，表示“SDRAM行周期时间”，它是包括行单元预充电到激活在内的整个过程所需要的最小的时钟周期数。
其计算公式是：row cycle time (tRC) = minimum row active time(tRAS) + row precharge time(tRP)。因此，设置该参数之前，你应该明白你的tRAS值和tRP值是多少。如果tRC的时间过长，会因在完成整个时钟周期后激活新的地址而等待无谓的延时，而降低性能。然后一旦该值设置过小，在被激活的行单元被充分充电之前，新的周期就可以被初始化。
在这种情况下，仍会导致数据丢失和损坏。因此，最好根据tRC = tRAS + tRP进行设置，如果你的内存模块的tRAS值是7个时钟周期，而tRP的值为4个时钟周期，则理想的tRC的值应当设置为11个时钟周期。
Row Refresh Cycle Time(tRFC)
可选的设置：Auto，9-24，步幅值1。
Row Refresh Cycle Time(tRFC、RFC)，表示“SDRAM行刷新周期时间”，它是行单元刷新所需要的时钟周期数。该值也表示向相同的bank中的另一个行单元两次发送刷新指令(即：REF指令)之间的时间间隔。tRFC值越小越好，它比tRC的值要稍高一些。
如果使用DFI的主板，通常tRFC的值不能达到9，而10为最佳设置，17-19是内存超频建议值。建议从17开始依次递减来测试该值。大多数稳定值为tRC加上2-4个时钟周期。
Row to Row Delay(RAS to RAS delay)(tRRD)
可选的设置：Auto， 0-7，每级以1的步幅递增。
Row to Row Delay，也被称为RAS to RAS delay (tRRD)，表示"行单元到行单元的延时"。该值也表示向相同的bank中的同一个行单元两次发送激活指令(即：REF指令)之间的时间间隔。tRRD值越小越好。
延迟越低，表示下一个bank能更快地被激活，进行读写操作。然而，由于需要一定量的数据，太短的延迟会引起连续数据膨胀。于桌面计算机来说，推荐tRRD值设定为2个时钟周期，这是最佳的设置，此时的数据膨胀可以忽视。如果比此值低，则会因为每次激活相邻紧接着的bank将需要1个时钟周期，这将影响DDR内存的读写性能，从而降低性能。只有在tRRD值为2而出现系统不稳定的情况下，将此值设定为3个时钟周期。
如果使用DFI的主板，则tRRD值为00是最佳性能参数，4超频内存时能达到最高的频率。通常2是最合适的值，00看上去很奇怪，但有人也能稳定运行在00-260MHz。
Write Recovery Time(tWR)
可选的设置：Auto，2，3。
Write Recovery Time (tWD)，表示“写恢复延时”。该值说明在一个激活的bank中完成有效的写操作及预充电前，必须等待多少个时钟周期。这段必须的时钟周期用来确保在预充电发生前，写缓冲中的数据可以被写进内存单元中。同样的，过低的tWD虽然提高了系统性能，但可能导致数据还未被正确写入到内存单元中，就发生了预充电操作，会导致数据的丢失及损坏。
如果你使用的是DDR200和266的内存，建议将tWR值设为2；如果使用DDR333或DDR400，则将tWD值设为3。如果使用DFI的主板，则tWR值建议为2。
Write to Read Delay(tWTR)
可选的设置：Auto，1，2。
Write to Read Delay (tWTR)，表示“读到写延时”。三星公司称其为“TCDLR (last data in to read command)”，即最后的数据进入读指令。它设定向DDR内存模块中的同一个单元中，在最后一次有效的写操作和下一次读操作之间必须等待的时钟周期。
tWTR值为2在高时钟频率的情况下，降低了读性能，但提高了系统稳定性。这种情况下，也使得内存芯片运行于高速度下。换句话说，增加tWTR值，可以让内容模块运行于比其默认速度更快的速度下。如果使用DDR266或DDR333，则将tWTR值设为1；如果使用DDR400，则也可试着将tWTR的值设为1，如果系统不稳定，则改为2。
Refresh Period(tREF)
可选的设置：Auto， 0032-4708，其步进值非固定。
Refresh Period (tREF)，表示“刷新周期”。它指内存模块的刷新周期。
先请看不同的参数在相同的内存下所对应的刷新周期(单位：微秒，即：一百万分之一秒)。?号在这里表示该刷新周期尚无对应的准确数据。
1552= 100mhz(?.??s)
2064= 133mhz(?.??s)
2592= 166mhz(?.??s)
3120= 200mhz(?.??s)
---------------------
3632= 100mhz(?.??s)
4128= 133mhz(?.??s)
4672= 166mhz(?.??s)
0064= 200mhz(?.??s)
---------------------
0776= 100mhz(?.??s)
1032= 133mhz(?.??s)
1296= 166mhz(?.??s)
1560= 200mhz(?.??s)
---------------------
1816= 100mhz(?.??s)
2064= 133mhz(?.??s)
2336= 166mhz(?.??s)
0032= 200mhz(?.??s)
---------------------
0388= 100mhz(15.6us)
0516= 133mhz(15.6us)
0648= 166mhz(15.6us)
0780= 200mhz(15.6us)
---------------------
0908= 100mhz(7.8us)
1032= 133mhz(7.8us)
1168= 166mhz(7.8us)
0016= 200mhz(7.8us)
---------------------
1536= 100mhz(3.9us)
2048= 133mhz(3.9us)
2560= 166mhz(3.9us)
3072= 200mhz(3.9us)
---------------------
3684= 100mhz(1.95us)
4196= 133mhz(1.95us)
4708= 166mhz(1.95us)
0128= 200mhz(1.95us)
如果采用Auto选项，主板BIOS将会查询内存上的一个很小的、名为“SPD”(Serial Presence Detect )的芯片。SPD存储了内存条的各种相关工作参数等信息，系统会自动根据SPD中的数据中最保守的设置来确定内存的运行参数。如过要追求最优的性能，则需手动设置刷新周期的参数。一般说来，15.6us适用于基于128兆位内存芯片的内存（即单颗容量为16MB的内存），而7.8us适用于基于256兆位内存芯片的内存（即单颗容量为32MB的内存）。注意，如果tREF刷新周期设置不当，将会导致内存单元丢失其数据。
另外根据其他的资料显示，内存存储每一个bit，都需要定期的刷新来充电。不及时充电会导致数据的丢失。DRAM实际上就是电容器，最小的存储单位是bit。阵列中的每个bit都能被随机地访问。但如果不充电，数据只能保存很短的时间。因此我们必须每隔15.6us就刷新一行。每次刷新时数据就被重写一次。正是这个原因DRAM也被称为非永久性存储器。一般通过同步的RAS-only的刷新方法（行刷新），每行每行的依次刷新。早期的EDO内存每刷新一行耗费15.6us的时间。因此一个2Kb的内存每列的刷新时间为15.6?s x2048行=32ms。
如果使用DFI的主板，tREF和tRAS一样，不是一个精确的数值。通常15.6us和3.9us都能稳定运行，1.95us会降低内存带宽。很多玩家发现，如果内存质量优良，当tREF刷新周期设置为3120=200mhz(?.??s)时，会得到最佳的性能／稳定性比。
Write CAS# Latency(tWCL)
可选的设置：Auto，1-8
Write CAS Latency (tWCL)，表示“写指令到行地址控制器延时”。SDRAM内存是随机访问的，这意味着内存控制器可以把数据写入任意的物理地址，大多数情况下，数据通常写入距离当前列地址最近的页面。tWCL表示写入的延迟，除了DDRII，一般可以设为1T，这个参数和大家熟悉的tCL（CAS-Latency）是相对的，tCL表示读的延迟。
DRAM Bank Interleave
可选的设置：Enable， Disable
DRAM Bank Interleave，表示“DRAM Bank交错”。这个设置用来控制是否启用内存交错式(interleave)模式。Interleave模式允许内存bank改变刷新和访问周期。一个bank在刷新的同时另一个bank可能正在访问。最近的实验表明，由于所有的内存bank的刷新周期都是交叉排列的，这样会产生一种流水线效应。
虽然interleave模式只有在不同bank提出连续的的寻址请求时才会起作用，如果处于同一bank，数据处理时和不开启interleave一样。CPU必须等待第一个数据处理结束和内存bank的刷新，这样才能发送另一个地址。目前所有的内存都支持interleave模式，在可能的情况下我们建议打开此项功能。
对于DFI主板来说，任何情况下该设置都应该是Enable，可以增大内存的带宽。Disable对将减少内存的带宽，但使系统更加稳定。
DQS Skew Control
可选的设置：Auto，Increase Skew，Decrease Skew
DQS Skew Control，表示“DQS时间差控制”。稳定的电压可以使内存达到更高的频率，电压浮动会引起较大的时间差（skew），加强控制力可以减少skew，但相应的DQS（数据控制信号）上升和下降的边缘会出现电压过高或过低。一个额外的问题是高频信号会引起追踪延迟。DDR内存的解决方法是通过简单数据选通脉冲来增加时钟推进。
DDRII引进了更先进的技术：双向的微分I/O缓存器来组成DQS。微分表示用一个简单脉冲信号和一个参考点来测量信号，而并非信号之间相互比较。理论上提升和下降信号应该是完全对成的，但事实并非如此。时钟和数据的失谐就产生了DQ-DQS skew。
如下图所示。
对于DFI主板来说，建议设置为Increase Skew可以提升性能，而Decrease Skew在牺牲一定性能的情况下，可以增加稳定性。
DQS Skew Value
可选的设置：Auto，0-255，步进值为1。
当我们开启了DQS skew control后，该选项用来设定增加或减少的数值。这个参数对系统的影响并不很敏感。 对于DFI主板来说，开启"Increase Skew"选项后，可以将该值设为50-255之间的值。值越大，表示速度越快。
DRAM Drive Strength
可选的设置：Auto，1-8，步进值为1。
DRAM Drive Strength（也被称为：driving strength），表示“DRAM驱动强度”。这个参数用来控制内存数据总线的信号强度，数值越高代表信号强度越高，增加信号强度可以提高超频的稳定性。但是并非信号强度高就一定好，三星的TCCD内存芯片在低强度信号下性能更佳。
如果设为Auto，系统通常会设定为一个较低的值。对使用TCCD的芯片而言，表现会好一些。但是其他的内存芯片就并非如此了，根据在DFI NF4主板上调试和测试的结果，1、3、5 、7都是性能较弱的参数，其中1是最弱的。2、4、6、8是正常的设置，8提供了最强的信号强度。TCCD建议参数为3、5或7，其他芯片的内存建议设为6或8。
DFI用户建议设置：TCCD建议参数为3、5、7，其他芯片的内存建议设为6或8。
DRAM Data Drive Strength
可选的设置：Auto，1-4，步进值为1。
DRAM Data Drive Strength表示“DRAM数据驱动强度”。这个参数决定内存数据总线的信号强度，数值越高代表信号强度越高。它主要用于处理高负荷的内存读取时，增加DRAM的驾驭能力。因此，如果你的系统内存的读取负荷很高，则应将该值设置为高(Hi/High)。它有助于对内存数据总线超频。但如果你并没有超频，提升内存数据线的信号强度，可以提高超频后速度的稳定性。此外，提升内存数据总线的信号强度并不能增强SDRAM DIMM的性能。因此，除非你内存有很高的读取负荷或试图超频DIMM，建议设置DRAM Data Drive Strength的值为低(Lo/Low)。
要处理大负荷的数据流时，需要提高内存的驾驭能力，你可以设为Hi或者High。超频时，调高此项参数可以提高稳定性。此外，这个参数对内存性能几乎没什么影响。所以，除非超频，一般用户建议设为Lo/Low。
DFI用户建议设置：普通用户建议使用level 1或3，如果开启了CPC，可能任何高于1的参数都会不稳定。部分用户开启CPC后能运行在3。更多的人关闭CPC后2-4都能够稳定运行。当然最理想的参数是开启CPC后设为level4。
Strength Max Async Latency
可选的设置：Auto，0-15，步进值为1。
Strength Max Async Latency目前还没能找到任何关于此项参数的说明，不知道其功能。感觉网友的经验，在进行Everest的LatencyTest时，可以看出一些差别。在我的BH-6上，参数从8ns到7ns在Latency Test的测试结果中有1ns的区别。从7ns调低6ns后，测试结果又减少了2ns。
DFI主板建议设置：BIOS中的默认值为7ns，建议大家在5-10之间调节。6ns对内存的要求就比较高了，建议使用BH-5和UTT芯片的用户可以尝试一下，但对TCCD不适用。7ns的要求低一些，UTT和BH-5设为7n比较适合超频。8ns对UTT和BH-5就是小菜一碟，8ns时TCCD通常能稳定运行在DDR600，如果想超频到DDR640就必须设为9ns甚至更高了。
Read Preamble Time
可选的设置：Auto，2.0-9.5，步进值为0.5。
Read Preamble Time这个参数表示DQS（数据控制信号）返回后，DQS又被开启时的时间间隔。Samsung早期的显存资料显示，这个参数是用以提升性能的。DQS信号是双向的，无论从图形控制器到DDR SGRAM还是从DDR SGRAM到图形控制器都起作用。
DFI主板建议设置：BIOS中的该值设置为Auto时，实际上此时执行的是默认值5.0。建议大家在4.0-7.0之间调节，该值越小越好。
Idle Cycle Limit
可选的设置：Auto，0-256，无固定步进值。
Idle Cycle Limit这个参数表示“空闲周期限制”。这个参数指定强制关闭一个也打开的内存页面之前的memclock数值，也就是读取一个内存页面之前，强制对该页面进行重充电操作所允许的最大时间。
DFI主板建议设置：BIOS中的该值设置为Auto时，实际上此时执行的是默认值256。质量好的内存可以尝试16-32，华邦（WINBOND）BH-5颗粒的产品能稳定运行在16。Idle Cycle Limit值越低越好。
Dynamic Counter
可选的设置：Auto， Enable， Disable。
Dynamic Counter这个参数表示“动态计数器”。这个参数指定开启还是关闭动态空闲周期计数器。如果选择开启（Enable），则会每次进入内存页表(Page Table)就强制根据页面冲突和页面错误(conflict/page miss：PC/PM)之间通信量的比率而动态调整Idle Cycle Limit的值。这个参数和前一个Idle Cycle Limit是密切相关的，启用后会屏蔽掉当前的Idle Cycle Limit，并且根据冲突的发生来动态调节。
DFI主板建议设置：BIOS中的该值设置为Auto和关闭和一样的。打开该设置可能会提升性能，而关闭该设置，可以使系统的更稳定。
R/W Queue Bypass
可选的设置：Auto，2x，4x，8x，16x。
R/W Queue Bypass表示“读／写队列忽略”。这个参数指定在优化器被重写及DCI (设备控制接口：Device Control Interface)最后一次的操作被选定前，忽略操作DCI的读/写队列的时间。这个参数和前一个Idle Cycle Limit是相类似，只是优化器影响内存中的读／写队列。
DFI主板建议设置：BIOS中的该值默认为16x。如果你的系统稳定，则保留该值。但如果不稳定，或者要超频，就只有降低到8x甚至更低的4x或2x。该值越大，则说明系统性能越强，该值越小，则会是系统越稳定。
Bypass Max
可选的设置：Auto， 0x-7x， 步进值为1。
Bypass Max表示“最大忽略时间”。这个参数表示优化器选择否决之前，最后进入DCQ（Dependence Chain Queue）的可以被优化器忽略的时间。仔细研究后，我觉得这个参数会影响内存到CPU内存控制器的连接。
DFI主板建议设置：BIOS中的该值默认为7x。建议4x或7x，两者都提供了很好的性能及稳定性。如果你的系统稳定，则保留该值。但如果不稳定，或者要超频，就只有降低到8x甚至更低的4x或2x。该值越大，则说明系统性能越强，该值越小，则会是系统越稳定。
32 Byte Granulation
可选的设置：Auto，Disable (8burst)，Enable(4burst)。
32 Byte Granulation表示"32位颗粒化"。当该参数设置为关闭(Disable)时，就可以选择突发计数器，并在32位的数据存取的情况下，最优化数据总线带宽。因此该参数关闭后可以达到最佳性能的目的。
DFI主板建议设置：绝大多数情况下，建议选择Disable(8burst)选项。开启Enable (4burst)可以使系统更稳定一些。

⑷ 三菱twrp指令是什么意思

TWR时钟数据写入指令，P代表它是一个脉冲指令，即接通条件为ON时，该指令执行一个扫描周期。

⑸ 标志407咋样

具体怎么样你去试驾了就知道了。
别人说的都是空的

⑹ 卡西欧手表盘上的TM 、WT、ST、TR 都代表什么意思

所表达的意思如下：

一、AL：闹铃模式；

二、TM：现在时间；

三、WT：世界时间；

四、ST：秒表计时；

五、TR ：倒数计时器。

⑺ 三菱plc中fwd代表什么意思

写错了吧，应该是TRD，这个是时钟数据读取；
TWR指令是时钟数据写入！希望能对你有帮助

⑻ 内存条编号和具体意思！

3D RAM(3 DIMESION RAM)： 三维视频处理器专用存储器

CDRAM(Cached DRAM)：高速缓存存储器

CVRAM(Cached VRAM)：高速缓存视频存储器

DRAM(Dynamic RAM)：动态存储器 一种随机存取记忆体 (RAM)，记忆体不会一直保存记忆内容，会随着时间而将内容流失，技术上来说就是，记忆体必须不断的重新的加强 (REFRESHED) 电位差量，否则电位差将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格较静态记忆体 (SRAM) 便宜，但存取速度较慢，耗电量较大。

EDRAM (Enhanced DRAM)： 增强型动态存储器

EDO RAM(Extended Date Out RAM)：扩展数据模式存储器

EDO SRAM(Extended Date Out SRAM)：扩展数据模式静态存储器

EDO VRAM(Extended Date Out VRAM)：扩展数据模式视频存储器

FPM RAM(Fast Page Mode)：快速页模式DRAM，当一个存取与前一次存取为同一记忆体页 (PAGE) 时，不用传输 ROW 地址以加快存取速度。 由于以页为单位加速，又称为 PAGE MODE MEMORY，存取速度从 120 NS 到 60 NS。 FPM 技术在 EDO DRAM 技术出现之前是最常见的 DRAM 种类。

FRAM(Ferro electric RAM)： 铁电体存储器

MDRAM(Multi Bank DRAM)：多槽动态存储器由 MOSYS 公司所发展的记忆体 (MEMORY) 架构，与传统架构不同的是 MDRAM 将 BANK 的容量缩小，并使每一个 BANK 使用独立的汇流排 (BUS) 输出入埠 (I/O PORT)，这样的结果是 MDRAM 能同时存取数个 BANK，使资料的读写速度加快，并且能够用较小的数量增加记忆体。

NVRAM(Non-Volatile Random Access Memory)：中断电源时仍能保存资料的随机存取记忆体 (RAM)。

SDRAM(Synchronous DRAM)：同步动态存储器:一种能够与处理器 (CPU) 汇流排 (BUS) 同步运作，时脉可达 66,100,133 MHZ 的 DRAM，并能够同时开启两个记忆体页 (PAGE)。

SGRAM(Signal RAM)：单口存储器

SRAM(Static RAM)： 静态存储器:一种随机存取记忆体 (RAM)，存取速度比 PB SRRAM(Pipeline Burst SRAM):一种支援 PIPELINED 与冲刺模式 (BURST) 的DRAM 快，不像 DRAM 需要不停的 REFRESH，但制造成本较高，通常用来作为快取 (CACHE) 记忆体使用

SVRAM(Synchronous VRAM)： 同步视频存储器

VRAM(Video RAM)：视频存储器:专为绘图影像卡 (VIDEO ADAPTER) 所设计的随机存取记忆体 (RAM)，与一般 RAM 不同的是，VRAM 能够使 RAMDAC 能够与影像处理器 (PROCESSOR) 同时存取资料，加速图像的显示。

WRAM(Windows RAM)：视频存储器(图形处理能力优于VRAM)有与 VRAM 类似的特性，但速度表现比 VRAM 更佳。

PC100 PC100内存条

按照Intel的定义

PC100 SDRAM规范包含：内存条上电路的各部分线长最大值与最小值；电路线宽与间距的精确规格；保证6层PCB板制作（分别为：信号层、电源层、信号层、基层、信号层），具备完整的电源层与地线层；具备每层电路板间距离的详细规格；精确符合发送、载入、终止等请求的时间；详细的EEPROM编程规格；详细的SDRAM组成规格；特殊的标记要求；电磁干扰抑制；可选镀金印刷电路板。

凡是时钟周期TCK≤10ns,存取时间TAC≤6ns，主板时钟频率设置在100MHz下，并且在BIOS中Chipset Features Setup选项里SDRAM CASLatency Time（CAS延迟时间）中，CAS可设为2或3并带SPD的SDRAM内存条都是PC100内存条。

从外观上来看，PC100内存条最典型的特征是正面右上角的8脚SOIC封装的小芯片，这就是SPD芯片，如果你没看到这个SPD芯片，板上只留了8个焊点，那么这就不是PC100，但并不是说此内存条无法稳定工作在100MHz.

PC100内存条编号

表示为：PCX-ABC-DEF的形式。

1、X代表工作频率，66MHz或100MHz等

2、A代表最小的CAS Latency数，时钟数一般为2或3

3、B代表最小的tRCD（RAS相对CAS的延时）时间，时钟数一般是2

4、C代表最小tRP（RAS预充电时间），时钟数一般是2

5、D代表最大tAC（Access time from CLK）时间，多为6ns、7ns等数值

6、E代表SPD的版本号V1.2

7、F是一个保留值为0。

PC133 PC133 SDRAM

由台湾VIA威盛公司制定的。133MHz的工作环境下正常工作，在其系统时钟周期tCK(System clock cycle time)的数值的规格部分必须至少为7.5ns，tAC不超过5.4ns,工作频率为133MHz。对于PC133 SDRAM来说，在CAS Latency=3，能正常工作，但在CL=2，外频为133MHz的时并不能保证能正常工作。

PC133 SDRAM 的数据带宽 1.06 GB/s(64 bit/8 x 133 MHz)，比 Direct RAMBUS DRAM 的 1.6 GB/s 低，但PC133 SDRAM是PC100 SDRAM 的延伸。

SPD（串行存在检测）

SPD（串行存在检测）是许多SDRAM DIMM模块所具有的新功能，它使BIOS能够更容易地配置系统以适应SDRAM的性能参数。

，通常是1个8针的SOIC封装（3mm*4mm）型号多为24LC01B，位置一般处在内存条正面的右侧，里面记录了诸如内存的速度、容量、电压与行、列地址宽等信息。

SPD(Serial Presence Detect串行存在检测)设备是一个8脚的串行EEPROM芯片（Electrically Erasable Programmable ROM电可擦写存储器），其中存储着DIMM模块的容量、速度、电压以及行、列地址带宽等参数信息。BIOS在上电检测阶段读取这些参数，然后自动地调整CMOS有关选项，从而获得最高的性能和可靠性。

没有SPD，在使用EDO DIMM时不会有问题，由于SDRAM以EDO RAM两倍的速度工作,使用没有SPD的SDRAM DIMM时系统无法启动。

带有SPD的DIMM的正面靠右边的地方有一个8脚3mm*4mm的SOIC封装的256字节的EEPROM小芯片。型号以24LC01B居多。带有SPD的DIMM能够用于所有支持SDRAM的主板，有些主板要求SDRAM必须带有SPD。

内存芯片的标识

内存芯片的标识中通常包括：厂商代号、单片容量、芯片类型、工作速度、生产日期等，以及电压、容量系数和特殊标识。

以“??XXX64160AT-10”为例，“??”是厂商的标志代号。

1、厂商代号：

AAA NMB
BM IBM
HM Hitachi日立
HY Hyundai 现代电子
HYB Siemens 西门子
GM LG-Semicon
KM或M Samsung 三星
LH SHARP 夏普
M5M Hitsubishi
MB Fujitsu 富士通
MCM Motorola
MN Matsushita
MSM OKI
MT Micron 美凯龙
NN NPNX
TC或TD Toshiba东芝
TI TMS德州仪器
uPD NEC日电

2、xxx 厂商内部标识

3、64是指64Mbit的容量 注意是bit[位]，而不是Byte[字节]

4、16表示每块小芯片的位数是16位，对于现在64位的总线系统，需4片这样的芯片才能构成可用的SIMM内存条:64Mbit/8*(64/16)=32MB，它就是32MB的内存。如果SIMM内存条上有8片这样的小芯片，当然就是8/4*32=128MB一条的内存。

5、0表示这是一条SDRAM；

6、“-”后的数字表示芯片的系统时钟周期或存取时间。通常在“-”前的第一个数字标示的是内存的类型标识，单数是EDO RAM，双数则是SDRAM。

位组(Byte):，一组二进位 (BINARY) 的位 (BIT) 集合。
通常称 8 个位为一个位组，但是这只是习惯，而大部分的系统也都定义 8 个位为一个位组，其它数目的位组定义也可以使用，只是可能会产生误解。
位组的计量单位有:
1。 KILOBYTE，KB，2 的 10 次方 : 1024 BYTE。
2。 MEGABYTE，MB，2 的 20 次方 : 1048576 BYTE，或 1024 KBYTE。
3。 GIGABYTE，GB，2 的 30 次方 : 1073741824 BYTE，或 1024 MEGABYTE。
4。 TERABYTE，TB，2 的 40 次方 : 1099511627776 BYTE，或 1024 GIGABYTE。
5。 PETABYTE，2 的 50 次方 : 1125899906842624 BYTE，或 1024 TERABYTE。
6。 EXABYTE，2 的 60 次方 : 1152921504606846976 BYTE，或 1024 PETABYTE。
7。 ZETTABYTE，2 的 70 次方 : 1024 EXABYTE。
8。 YOTTABYTE，2 的 80 次方 : 1024 ZETTABYTE。

内存(Memory):记忆体，储存资料的装置，主要分为为 RAM 或 ROM。

SIMM(Single In_Line Memory Mole):一种将记忆体 (MEMORY) 芯片 (CHIP) 焊在表面的电路板模组，使记忆体的安装与拆除较直接安装芯片为容易。SIMM 的资料宽度为 32 位 (BIT)，而一种新技术称为 DIMM 的记忆体模组，资料宽度为 64 位

DIMM (Dual In-Line Memory Mole):将数个记忆体 (MEMORY) 芯片 (CHIP) 装于一块电路板上的记忆体模组，DIMM 的资料信道宽度是 SIMM 的两倍，为 64 位 (BIT)。

ECC (Error-Correcting Code):一种含有特殊电路，能够自我检查错误及更正的记忆体 (MEMORY)。

时钟周期：它代表RAM所能运行的最大频率，这个数字越小说明所能运行的频率就越高。对于一片普通的PC-100 SDRAM来说，它芯片上的标识-10代表了它的运行时钟周期为10ns，即可以在100MHZ的外频下正常工作。
存取时间：代表读取数据所延迟的时间。目前大多数SDRAM芯片的存取时间为7、8或10ns。

CAS的延迟时间。这是纵向地址脉冲的反应时间,也是在一定频率下衡量支持不同规范的内存的重要标志之一。如PC133的SDRAM在外频为133MHz时，能运行在CAS Latency = 3，也就是说这时它们读取数据的延迟时间可以是三个时钟周期。

⑼ 24C02的主要应用：

1. 不同牌号24C02的性能区别
24C02与单片机的接口非常简单，如下图所示。E0，E1，E2为器件地址线，WP为写保护引脚，SCL，SDA为二线串行接口，符合I2C总线协议。在一般单片机系统中，24C02 数据受到干扰的情况是很少的，但是随着单片机抗干扰性能的变差，以及恶劣工业环境中单片机系统的应用，一些智能单片机控制系统相继出现24C02数据被冲掉的问题，而且随着单片机的牌号以及24C02的牌号不同而出现不同程度的干扰现象。以前通过简单的器件之间替换比较，发现不同牌号的24C02其抗干扰性能是不一样的，于是就认定24C02器件存在质量好坏的问题。后来在一次偶然的机会里，发现有些24C02的WP引脚并不起到保护作用，也就是说将 WP引脚与CPU输出引脚断开并保持高电平的情况下，CPU仍然能够对24C02中的数据进行修改写入！在惊讶之余，笔者收集了许多不同牌号的24C02 进行试验，除了基本的读写功能外，还对地址功能以及WP引脚保护功能进行了全面的检测，发现一种ATMEL（激光印字）以及XICOR牌号的24C02具有全面的符合I2C总线协议的功能，而有些牌号24C02要么没有WP引脚保护功能，要么没有器件地址功能（即2 片24C02不能共用一个I2C总线），有些甚至两种功能均无。所以说一些同样功能型号的电子器件在兼容性上往往会带来意想不到的问题，值得引起注意。
2. 24C02器件的选用
无论是智能仪器仪表还是单片机工业控制系统都要求其数据能够安全可靠而不受干扰，特别是一些重要的设定参数（如温度控制设定值）受到干扰后变成一个很大的数字，这时就有可能发生烧箱毁物的破坏性后果，给生产和经济带来损失，因此必须选用可靠的24C02器件作为数据储存单元。
对于只用一片24C02器件的系统，因为不需要分辨不同的地址，只要WP保护功能正常就可以了，这只要断开WP与CPU连线且保持高电平，再试一下系统数据读写功能是否正常就可以了。而这一点对软件抗干扰技术也是至关重要的。一般来说，同种牌号的24C02器件性能是一样的，可以采用抽样试验决定取舍；对于有2片24C02以上的系统，必须严格检查其器件寻址功能，这可以轮流拨下其中一片24C02器件，检查相应的数据存取功能，若没有交叉出错现象则可以选用。
3. 提高24C02数据安全的软件措施
（1）建议数据以十进制BCD码方式存入24C02，这样可以提高有效数据的冗余度，即24C02中的存储单元其有效数据为0-9，大于9则为无效数据。这样，在数据写入24C02之前就可以插入校验子程序，对预备写入的数据进行检查，若该RAM数据已经受到干扰，其值大多数应落在大于9的范围内（可能性百分比系数为246/256），故此当数据大于9时就禁止执行写入24C02的子程序，以免错误数据写入24C02，而对正常需要修改的参数无影响。
（2） 24C02中数据保持冗余度后，还可以对读出数据进行检查，若为大于9的非正常数据，说明24C02中数据已经受到干扰，此干扰值是绝对不能用的，对于特定的系统可以采取不同的方法，比如带温度控制的培养箱等系统，如其温控范围为0～50℃，则数据出错后，读入值可能变成200℃或更高值，这是非常危险的，针对这种情况可以将设定值硬性规定为某一个安全值比如25℃，因为不知道原先设置的参数值，这也是无可奈何的事情。
（3）对写入24C02子程序设置软件口令，口令符合可以执行写入，否则拒绝写入。具体做法是：设置写口令寄存器EPSW，按正常CPU执行程序的脉络，找出所有的数据写入24C02前的必经之路，比如，一般下在功能键按下后经过一些数据处理，最终将要保存的参数写入24C02，这时可以在键扫描子程序里，当有键输入时，对写口令寄存器EPSW置数5AH，然后在写24C02子程序中紧跟指令CLR WP后插入检查口令语句，判断EPSW值若为5AH，则允许继续执行，否则立即返回，不许执行写入数据。当正确执行完写入24C02子程序后需对EPSW 清0，并且在主程序适当的地方加上EPSW清0指令，反复冗余执行。这样程序受到干扰时，EPSW多数为0，即使EPSW数受到干扰时，也很少有机会刚好等于5AH，使错误数据非正常写入24C02的机会大大减少。
数据写入24C02子程序插入口令形式：
WRIT： CLR WP
MOV R1, #EPSW
MOV A, @R1
CJNE A, #5AH,WERR
…… ；
数据写入24C02操作部分:
WERR： SETB WP
MOV R1, #EPSW
MOV @R1, #0
RET
其编程顺序刻参考下面程序流程图
4．保护24C02数据的硬件措施
在某些干扰特别严重的场合，24C02数据还是有可能被冲掉，最彻底的方法是利用硬件来干预写入数据过程。一般情况下，是将WP引脚与CPU引脚断开，而与功能键连接起来，功能键没按下时，WP保持高电平，只有功能键按下时，WP才是低电平，允许写操作。当然，这样一来对于某些过程量需要程控存入 24C02时就办不到了，这也是利用功能键同步保护24C02数据的一种不方便之处。
如果写入24C02的数据跟2 个按键有关，则可以用二极管隔离，采用如图2的形式。
这样两键本身互不影响，而任一键按下都能使WP变低，使数据写入操作有效，对于多键关联，依此类推多放几个二极管隔离就可以了。
5．结束语
以上所述的软硬件措施在具体的单片机控制系统中可以灵活应用,硬件联锁保护比较彻底,但是单独通过程序修改24C02中的某些数据就不可能了；软件保护比较灵活，可以随时对控制过程中处理的数据存入24C02，以达到掉电保存的目的。在笔者设计的智能光照箱单片机控制系统中，由于日光灯起动和压缩机起动及关断时的电源高频干扰，系统的温度设定值及时间设定值曾经经常发生变化，采用上述软硬件并用的措施后系统运行稳定可靠，再也没有发生设定数据被冲掉的现象。
6、重要补充（醉清风补）
在使用了N多个厂家24c02后发现：很多厂家的的Twr时间不一样，这样会导致有些开发工程师软件设计上带来麻烦，顺便说下Twr时间是上一次写记忆到下一次写记忆的间隔时间，英文资料里要求24c02内部写数据最大时间为10ms，也就是说在软件设计时，应该把2次写记忆时间间隔控制在大于Twr时间即间隔大于10ms，这样就不会有问题了，不同的芯片Twr时间相差很大，ATMEL24C02为标准的芯片Twr实际在2ms左右，其他杂牌24C02芯片Twr实际时间一般都在4ms以上，所以建议各位工程师设计时Twr时间一定要控制在大于Twr时间，否则即使会在批量时暴露问题（哎！本人吃亏不少啊，教训得出来的啊，也怪自己不好好读英文资料，呵呵，血的教训换来给大家参考），所以在选用24C02芯片时，这项功能也可以检测下，Twr时间越小越好，也就是说24C02内部写数据速度更快。