Ⅰ 航空专用积体电路详细资料大全
基本介绍
- 书名 ：航空专用积体电路
- 又名 ：Airline professional condensed electriciy road
- 作者 ：田泽;郭玮;姚丽瑞
- ISBN ：978-7-5165-0237-2
- 出版社 ：航空工业出版社
- 出版时间 ：2013年09月
出版信息,图书简介,目录,
出版信息
航空专用积体电路 作 者：中航工业科技与信息化部;田泽;郭玮;姚丽瑞 责任编辑：郭玮姚丽瑞; 出版社：航空工业出版社 I S B N：978-7-5165-0237-2 出版日期：2013年09月
图书简介
基于机载套用环境，采用ASIC/SoC/MEMS/MCM/SiP等先进微电子技术手段研制的小型化、高可靠电路及电路模组，以及从机载汇流排网路协定和标准出发研制的专用协定处理电路，组成了面向航空套用的专用积体电路体系。 本书首先论述了航空专用积体电路相关概念、设计方法等基本理论，内容涉及机载汇流排网路及专用积体电路、面向航空电子系统小型化、单片高密度电路设计与实现方法（主要有ASIC、SoC及MEMS），以及高密度航空电子封装方法（主要是MCM和SiP）。在此基础上讲述了作者从事本领域多个项目的工程实践，涉及航空专用积体电路常用的ASIC/SoC/MCM等设计手段，以及机载汇流排网路协定晶片的设计与实现。最后给出了作者对航空积体电路研制及使用的一些体系性问题的探索和思考，包括如何构建完整的自主可控航空专用积体电路技术及产品体系，如何加强高可靠、高安全积体电路的机理研究以及设计过程质量保障体系建设，如何建立地面全功能、全环境套用验证体系等问题，目的是将航空积体电路研制及使用的风险降到最低。 本书可供从事微电子技术、航空电子及机载汇流排网路技术研究与套用开发等领域的专业人员使用，也可供相关专业的高等院校的本科生、研究生、教师及相关工程技术人员参考使用。
目录
第1章 航空专用积体电路导论 1.1 微电子技术及发展 1.1.1 概述 1.1.2 微电子技术及发展 1.2 航空微电子技术及专用积体电路 1.2.1 航空电子系统与微电子技术 1.2.2 航空电子核心积体电路和元器件 1.2.3 航空专用积体电路设计技术 1.2.4 航空专用积体电路 1.3 航空微电子国内外产业概述 第2章 机载汇流排网路及专用积体电路 2.1 汇流排及网路技术基础 2.1.1 汇流排技术概述 2.1.2 网路技术概述 2.2 机载汇流排网路技术及发展 2.2.1 机载汇流排网路技术概述 2.2.2 机载汇流排网路技术发展 2.3 ARINC429汇流排 2.3.1 ARINC429汇流排拓扑结构 2.3.2 ARINC429协定概述 2.3.3 ARINC429汇流排通信控制 2.3.4 ARINC429汇流排专用积体电路及产品 2.4 CAN汇流排 2.4.1 CAN汇流排拓扑结构 2.4.2 CAN汇流排协定概述 2.4.3 CAN汇流排通信控制 2.5 ARINC629汇流排 2.5.1 ARINC629汇流排拓扑结构 2.5.2 ARINC629协定概述 2.5.3 ARINC629汇流排通信控制 2.6 MIL-STD-1553B汇流排 2.6.1 MIL-STD-1553B汇流排拓扑结构 2.6.2 MIL-STD-1553B协定概述 2.6.3 MIL-STD-1553B汇流排专用积体电路及产品 2.7 MIL-STD-1773汇流排 2.7.1 MIL-STD-1773汇流排拓扑结构 2.7.2 MIL-STD-1773协定概述 2.8 ARINC659汇流排 2.8.1 ARINC659汇流排拓扑结构 2.8.2 ARINC659协定概述 2.8.3 ARINC659汇流排协定晶片简介 2.8.4 ARINC659汇流排协定晶片相关产品 2.8.5 ARINC659汇流排配置工具 2.9 Mil-1394b汇流排 2.9.1 1394汇流排发展 2.9.2 Mil-1394b汇流排特点 2.9.3 Mil-1394b汇流排协定概述 2.9.4 Mil-1394汇流排拓扑结构 2.9.5 Mil-1394v汇流排专用积体电路及产品 2.10 AFDX网路 2.10.1 AFDX网路拓扑结构及组成 2.10.2 AFDX网路协定 2.10.3 AFDX网路专用积体电路及产品 2.10.4 AFDX网路套用 2.11 光纤信道 2.11.1 光纤信道拓扑结构 2.11.2 光纤信道协定 2.11.3 光纤信道专用积体电路及产品 2.11.4 光纤信道技术在航空机载网路中的套用 2.12 ARINC818汇流排 2.12.1 ARINC818拓扑结构 2.12.2 ARINC818协定概述 2.13 TTP汇流排 2.13.1 TTP汇流排拓扑结构 2.13.2 TTP汇流排协定概述 2.14 TTE网路 2.14.1 TTE网路构件 2.14.2 TTE网路拓扑结构 2.14.3 TTE网路协定概述 2.15 机载汇流排/网路技术比较与分析 第3章 航空专用积体电路设计技术 3.1 专用积体电路技术 3.1.1 概述 3.1.2 ASIC设计与实现的关键技术 3.1.3 ASIC技术的发展趋势 3.2 系统级晶片技术（SoC）
3.2.1 概述 3.2.2 SoC设计及实现关键技术 3.2.3 SoC技术在军事及航空领域的套用 3.2.4 SoC技术发展趋势及面临的挑战 3.3 微机电系统技术
3.3.1 概述 3.3.2 MEMS器件分类 3.3.3 MEMS设计及实现关键技术 3.3.4 MEMS技术在航空航天领域的套用 3.3.5 MEMS技术的现状 3.4 多晶片组件（MCM）
3.4.1 概述 3.4.2 MCM特点 3.4.3 MCM分类 3.4.4 MCM设计及实现关键技术 3.4.5 MCM技术在航空领域的套用 3.4.6 MCM技术的现状与发展趋势 3.5 系统级封装技术（SiP）
3.5.1 概述 3.5.2 SiP设计及实现关键技术 3.5.3 SiP技术在航空领域的套用 第4章 航空离散量转换的ASIC小型化设计与实现 4.1 概述 4.2 套用背景
4.2.1 离散量的套用领域 4.2.2 常规离散量的处理方式 4.2.3 离散量信号的环境和电气特性要求 4.2.4 离散量信号采集系统的共性要求 4.2.5 常规离散量处理的局限性 4.3 离散量转换单片解决方案
4.3.1 离散量数字接口晶片功能规划 4.3.2 离散量数字接口晶片设计流程 4.4 离散量数字接口晶片系统设计
4.4.1 离散量处理 4.4.2 离散量数字接口晶片系统架构设计 4.5 离散量数字接口晶片设计与验证
4.5.1 模组设计 4.5.2 离散量数字接口晶片验证 4.6 离散量数字接口晶片物理设计
4.6.1 设计工具 4.6.2 布局规划 4.6.3 版图绘制 4.6.4 物理设计检查 4.6.5 离散量数字接口电路版图 4.7 晶片封装 4.8 离散量数字接口晶片功能验证及系统套用方案
4.8.1 GJB 181A耐受性测试 4.8.2 可靠性试验 4.8.3 ATE功能测试 4.8.4 系统板测试 4.8.5 DO-160F间接雷效应耐受性测试 4.9 离散量晶片的套用及方案比较
4.9.1 系统套用 4.9.2 离散量处理方案对比 4.10 小结 第5章 HKS1553BCRT设计与实现 5.1 HKS1553BCRT设计流程 5.2 HKS1553BCRT研制背景 5.3 HKS1553BCRT需求分析 5.4 HKS1553BCRT系统级设计
5.4.1 高速1553B传输指标体系研究 5.4.2 软硬体功能划分 5.4.3 软硬体接口定义 5.4.4 HKS1553BCRT硬体架构设计 5.4.5 HKS1553BCRT软体规划与设计 5.5 HKS1553BCRT逻辑级设计与验证
5.5.1 模组级设计及验证 5.5.2 集成互连 5.5.3 软硬体协同验证 5.6 HKS1553BCRT物理设计与验证
5.6.1 概述 5.6.2 物理设计策划 5.6.3 设计准备 5.6.4 逻辑综合 5.6.5 可测性设计 5.6.6 晶片版图规划 5.6.7 布局布线
5.6.8 等效性检查
5.6.9 静态时序分析
5.6.10 后仿真
5.6.11 总结
5.7 HKS1553BCRT封装、测试
5.7.1 封装
5.7.2 晶片测试
5.8 HKS1553BCRT样片功能验证及系统套用验证
5.8.1 基于样片的功能测试
5.8.2 协定符合性测试
5.8.3 系统套用验证
5.9 基于HKS1553BCRT晶片的系统套用解决方案
5.9.1 系统方案概述
5.9.2 最小系统设计
5.9.3 配套软体设计
5.9.4 基于HKS1553BCRT的货架产品
5.10 小结
第6章 HKS664ES的设计与实现
6.1 AFDX网路协定及端系统套用概述
6.2 设计流程
6.3 系统级设计
6.3.1 协定解读
6.3.2 需求分析
6.3.3 系统架构设计
6.4 模组设计及仿真验证
6.4.1 IP/模组级设计与验证介绍
6.4.2 ARM922T处理器功能概述
6.4.3 PCI汇流排控制器设计与验证
6.4.4 乙太网MAC设计与验证
6.4.5 中央控制单元设计与验证
6.5 IP/模组集成互连及验证
6.5.1 IP/模组集成互连概述
6.5.2 全局功能模组开发
6.5.3 HKS664ES集成互连
6.6 软硬体协同验证
6.6.1 软硬体协同验证策划
6.6.2 虚拟原型软硬体协同验证
6.6.3 FPGA原型软硬体协同验证
6.7 后端物理设计及验证
6.7.1 晶片特点分析
6.7.2 物理设计流程
6.7.3 可测试设计
6.7.4 版图布局布线
6.7.5 后仿真
6.7.6 SignOff检查验证
6.8 流片、封装、测试
6.8.1 概述
6.8.2 流片加工
6.8.3 封装
6.8.4 晶片测试
6.9 样片功能验证及系统套用验证
6.9.1 基于样片的板级测试验证
6.9.2 基于样片的协定符合性测试验证
6.9.3 基于样片的系统套用验证
6.10 基于HKS664ES晶片套用解决方案
6.10.1 概述
6.10.2 最小系统设计
6.10.3 配套软体设计
6.10.4 基于HKS664ES的货架产品
6.11 小结
第7章 智慧型多路串列接口MCM设计与实现
7.1 概述
7.2 智慧型多路串列接口模组概述
7.2.1 基本原理
7.2.2 系统组成
7.2.3 软体配置 7.3 智慧型多路串列接口MCM设计与验证
7.3.1 概述
7.3.2 智慧型多路串列接口MCM设计流程
7.3.3 智慧型多路串列接口MCM系统设计
7.3.4 智慧型多路串列接口MCM封装结构及基板设计
7.3.5 智慧型多路串列接口MCM热分析
7.3.6 智慧型多路串列接口MCM基板加工及MCM组装
7.3.7 智慧型多路串列接口MCM测试与验证
7.4 智慧型多路串列接口MCM关键技术
7.4.1 一体化封装外壳技术
7.4.2 电阻排晶片
7.4.3 带式炉多层陶瓷烧结技术
7.4.4 细线丝网印刷技术
7.5 总结
第8章 航空积体电路体系建设探索
8.1 概述
8.2 航空积体电路自主可控思考
8.3 航空积体电路体系规划
8.4 航空专用积体电路技术体系
8.4.1 概述
8.4.2 航空专用积体电路定义及产品顶层规划技术
8.4.3 积体电路设计技术
8.4.4 航空专用积体电路技术
8.5 航空积体电路研制质量保证体系
8.5.1 需求的获取、表征、实现及充分验证
8.5.2 设计实现过程中的可信性
8.5.3 HDL编码标准、代码质量及评测体系
8.5.4 技术状态管理
8.5.5 项目管理
8.5.6 外协加工质量控制
8.5.7 总结
8.6 航空积体电路可靠性体系
8.6.1 概述
8.6.2 航空积体电路的可靠性特性
8.6.3 航空积体电路的可靠性研究
8.7 小结
参考文献
附录
Ⅱ ASIC(一种为专门目的而设计的积体电路)详细资料大全
ASIC全称： Application Specific Integrated Circuit
简介,定制,设计,成本评述,
简介
目前，在集成电路界ASIC被认为是一种为专门目的而设计的积体电路。是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
ASIC晶片 定制
ASIC分为全定制和半定制。全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。如果设计较为理想，全定制能够比半定制的ASIC晶片运行速度更快。半定制使用库里的标准逻辑单元(Standard Cell)，设计时可以从标准逻辑单元库中选择SSI(门电路)、MSI(如加法器、比较器等)、数据通路(如ALU、存储器、汇流排等)、存储器甚至系统级模组(如乘法器、微控制器等)和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。 现代ASIC常包含整个32-bit处理器,类似ROM、RAM、EEPROM、Flash的存储单元和其他模组. 这样的ASIC常被称为SoC(片上系统)。 FPGA是ASIC的近亲，一般通过原理图、VHDL对数字系统建模，运用EDA软体仿真、综合，生成基于一些标准库的网路表，配置到晶片即可使用。它与ASIC的区别是用户不需要介入晶片的布局布线和工艺问题，而且可以随时改变其逻辑功能，使用灵活。
设计
ASIC的设计方法和手段经历了几十年的发展演变，从最初的全手工设计发展到现在先进的可以全自动实现的过程。这也是近几十年来科学技术，尤其是电子信息技术发展的结果。从设计手段演变的过程划分，设计手段经历了手工设计、计算机辅助设计（ICCAD）、电子设计自动化EDA、电子系统设计自动化ESDA以及用户现场可程式器阶段。集成电路制作在只有几百微米厚的原形矽片上，每个矽片可以容纳数百甚至成千上万个管芯。集成电路中的电晶体和连线视其复杂程度可以由许多层构成，目前最复杂的工艺大约由6层位于矽片内部的扩散层或离子注入层，以及6层位于矽片表面的连线层组成。就设计方法而言，设计集成电路的方法可以分为全定制、半定制和可程式IC设计三种方式。
ASIC完备指南 全定制设计 全定制ASIC是利用集成电路的最基本设计方法（不使用现有库单元），对积体电路中所有的元器件进行精工细作的设计方法。全定制设计可以实现最小面积，最佳布线布局、最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，数模混合电路以及对速度、功耗、管芯面积、其它器件特性（如线性度、对称性、电流容量、耐压等）有特殊要求的场合；或者在没有现成元件库的场合。特点：精工细作，设计要求高、周期长，设计成本昂贵。 由于单元库和功能模组电路越加成熟，全定制设计的方法渐渐被半定制方法所取代。在现在的IC设计中，整个电路均采用全定制设计的现象越来越少。全定制设计要求：全定制设计要考虑工艺条件，根据电路的复杂和难度决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素。需要经验和技巧，掌握各种设计规则和方法,一般由专业微电子IC设计人员完成；常规设计可以借鉴以往的设计，部分器件需要根据电特性单独设计；布局、布线、排版组合等均需要反复斟酌调整，按最佳尺寸、最合理布局、最短连线、最便捷引脚等设计原则设计版图。版图设计与工艺相关，要充分了解工艺规范，根据工艺参数和工艺要求合理设计版图和工艺。
半定制设计方法 半定制设计方法又分成基于标准单元的设计方法和基于门阵列的设计方法。 基于标准单元的设计方法是：将预先设计好的称为标准单元的逻辑单元，如与门，或门，多路开关，触发器等，按照某种特定的规则排列，与预先设计好的大型单元一起组成ASIC。基于标准单元的ASIC又称为CBIC(CellbasedIC)。 基于门阵列的设计方法是在预先制定的具有电晶体阵列的基片或母片上通过掩膜互连的方法完成专用积体电路设计。半定制相比于全定制，可以缩短开发周期，降低开发成本和风险。
1.基于标准单元的设计方法 该方法采用预先设计好的称为标准单元的逻辑单元，如门电路、多路开关、触发器、时钟发生器等，将它们按照某种特定的规则排列成阵列，做成半导体门阵列母片或基片，然后根据电路功能和要求用掩膜版将所需的逻辑单元连线成所需的专用积体电路。 单元库中所有的标准单元均采用定制方法预先设计，如同搭积木或砌墙一样拼接起来，通常按照等高不等宽的原则排列，留出宽度可调的布线通道。CBIC的主要优、缺点：※用预先设计、预先测试、预定特性的标准单元库，省时、省钱、少风险地完成ASIC设计任务。※设计人员只需确定标准单元的布局以及CBIC中的互连。※标准单元可以置放于晶片的任何位置。※所有掩膜层是定制的；※可内嵌定制的功能单元；※制造周期较短，开发成本不是太高。※需要花钱购买或自己设计标准单元库；※要花较多的时间进行掩膜层的互连设计。
2.基于门阵列的ASIC门阵列 是将电晶体作为最小单元重复排列组成基本阵列，做成半导体门阵列母片或基片，然后根据电路功能和要求用掩膜版将所需的逻辑单元连线成所需的专用积体电路。用门阵列设计的ASIC中，只有上面几层用作电晶体互连的金属层由设计人员用全定制掩膜方法确定，这类门阵列称为掩膜式门阵列MGA（maskedgatearray）。门阵列中的逻辑单元称为宏单元，其中每个逻辑单元的基本单元版图相同，只有单元内以及单元之间的互连是定制的。客户设计人员可以从门阵列单元库中选择预先设计和预定特性逻辑单元或宏单元，进行定制的互连设计。门阵列主要适合于开发周期短，低开发成本的小批量数字电路设计。
可程式器件的ASIC设计 可程式ASIC是专用集成电路发展的另一个有特色的分支，它主要利用可程式的积体电路如PROM,GAL,PLD,CPLD,FPGA等可程式电路或逻辑阵列编程，得到ASIC。其主要特点是直接提供软体设计编程，完成ASIC电路功能，不需要再通过积体电路工艺线加工。 可程式器件的ASIC设计种类较多，可以适应不同的需求。其中的PLD和FPGA是用得比较普遍得可程式器件。适合于短开发周期，有一定复杂性和电路规模的数字电路设计。尤其适合于从事电子系统设计的工程人员利用EDA工具进行ASIC设计。
成本评述
ASIC设计需要根据电路功能和性能要求，选择电路形式、器件结构、工艺方案和设计规则，尽量减小晶片面积、降低设计成本、缩短设计周期，最终设计出正确、合理的掩膜版图，通过制版和工艺流片得到所需的积体电路。 从经济学的角度看，ASIC的设计要求是在尽可能短的设计周期内，以最低的设计成本获得成功的ASIC产品。但是，由于ASIC的设计方法不同，其设计成本也不同。 全定制设计周期最长，设计成本贵，设计费用最高，适合于批量很大或者对产品成本不计较的场合。 半定制的设计成本低于全定制，但高于可程式ASIC，适合于有较大批量的ASIC设计。 用FPGA设计ASIC的设计成本最低，但晶片价格最高，适合于小批量ASIC产品。 现在的大部分ASIC设计都是以半定制和FPGA形式完成的。半定制和FPGA可程式ASIC设计的元件成本比较：CBIC元件成本IC价格的2－5倍。但是半定制ASIC必须以数量取胜，否者，其设计成本要远远大于FPGA的设计成本。ASIC设计生产不单单要考虑元件成本，ASIC元件的批量大小、生产周期的长短，产品利润、产品寿命等等因素，也是决定采取哪种设计方法、生产工艺和成本限制的重要因素。